2．4GHz 0．35-μm CMOS全集成线性功率放大器设计

到几十赫兹，完全能满足RFIC的设计，应用CMOS工艺设计射频模拟电路成为可能。由于模拟CMOS工艺与数字CMOS工艺兼容，极大地降低了射频模拟设计的成本。随着无线通信的发展，运行于2．4 GHz的ISM频段的无线局域网WLAN得到迅速发展。基于IEEE 802．11b标准的无线局域网由于其11 Mb／s的高传速率满足了当前主流用户的要求，发展尤为迅速。由于应用CMOS工艺设计射频模拟集成电路成本的降低和客户的大量需求，用CMOS工艺实现RFIC设计成为近年来国际上的研究热点。 

随着CMOS工艺的发展，特征尺寸不断减小，CMOS器件的高频性能得到了提高，同时也给RFIC设计带来了一些挑战，如氧化层击穿电压降低，电流驱动能力变弱，衬底耦合严重等。虽然在一个发射机中，低噪声放大器、振荡器、混频器已经解决了采用CMOS技术的集成问题，但功率放大器的集成问题已成为制约单片集成发射机设计的主要因素。从耐压性能考虑，晶体管氧化层耐压能力的降低，降低了输出级电压的摆幅；电子驱动能力的变弱降低了漏极电流数值；另外功率放大器的功耗也是限制其难以集成的原因。

1射频功率放大器设计  

射频功率放大器分线性和非线性放大器。非线性放大器的效率高，但线性度差，而且结构复杂。本设计采用线性的A类放大器结构，电路简单，线性度好，有利于设计出稳定工作的功率放大器。设计要求电路能够在2．4GHz中心频率，带宽为100 MHz，在输入功率为0dBm时，输出功率20 dBin，输入反射系数S11<-10dB。

1．1 输入匹配网络设计 

由于晶体管输入阻抗是复数，为了实现输入阻抗与信号源阻抗匹配，必须进行输入匹配网络设计。综合考虑输入级晶体管和偏置电路的影响，本设计输入匹配网络采用T形匹配网络，通过仿真，输入端反射系数达到S11<-14dB。

1．2 输出匹配网络设计   

由于CMOS晶体管受最大承受电压和最大输出电流的限制，为了充分利用电压源提供功率的能力，输出匹配网络采用负载线匹配技术，如图1所示。分析射频功率放大器的性能要求，确定晶体管最大输出电流，根据晶体管的性能确定最大输出电压。本次设计首先通过计算确定负载线电阻的大概取值，然后经参数扫描确定最优负载线电阻，以此负载线电阻确定输出匹配网络各个参数。经过优化负载线电阻为6Ω。输出匹配网络采用L匹配。

1．3 级间匹配网络设计   

本设计采用A类单端两级放大结构实现，第一级采用共源共栅结构，共源共栅级特点是高电压增益，第二级采用共源结构，共源级特点是大摆幅，根据各级电路特点，分配功率增益；然后根据功率分配确定第一级的最优输出负载和第二级的最优输入负载。通过测试输入级的输出最优负载为160Ω，输出级的最优输入阻抗为10Ω，以此为条件设计级间匹配网络。

1．4 稳定性设计  

由于集成电容和集成电感以及寄生电容的影响，集成电路在某些条件下形成自激，通过仿真为电路绘制稳定性圆，以此为依据修改电路图。修改后仿真稳定性参数，Kf>1。仿真参数如图2所示。进行稳定设计后，输入0 dBm功率信号时，输出功率为25．22dBm。

2 射频放大器电路结构设计   

本射频功率放大器采用两级设计，电路如图3所示。第一级的共源共栅结构是模拟电路中常采用的一种电路设计技术，它能大幅提高输出阻抗，很大程度上提高电压增益，降低输入级的Miller效应，提高输入和输出的隔离度，降低晶体管击穿电压的压力，但此结构在一定的击穿电压和供电电压的情况下，降低了输出电压摆幅。第二级采用共源结构实现功率放大，这种结构可以充分利用大电压摆幅，降低对输出电流的要求，一定程度上减少晶体管的直流损耗。

在放大电路中NM1、NM2、L1、C1构成第一级放大，M1、M2组成共源共栅结构，L1在低频时提供直流偏置，在高频时与C1谐振，形成高阻抗。如果要L1与M2漏极寄生电容和后级输入电容谐振，L1无法片上集成，再者电路整体性能变差。L3、L4、C3构成T形匹配网络，提供合理的S11参量，C4起到两级电路间交流耦合的作用，L5、C5是级间匹配网络，提供级间最佳功率传输。NM3、L2、C2构成输出级，提供大功率输出，L2、C2在高频时谐振，提供高输出阻抗。由于L2只与M3漏极寄生电容谐振，L2很大，占用芯片面积较大，所以另加电容C2，以减少L2的量值。C6是隔直电容，L6、C7是输出匹配网络，提供最优输出功。

2．1 前仿结果   

使用Cand