微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 模拟电路设计 > 集成电路对EMI设计的影响

集成电路对EMI设计的影响

时间:09-23 来源:互联网 点击:

先看硅基芯片与内部小电路板之间的连接方式。许多的汇芯片都采用绑定线来实颈硅基芯片与内部小电路板之间的连接,这是一种在硅基芯片与内部小电路板之间的极细6t电线。这种技术之所以应用广泛是因为硅基芯片和内部小电路板的热胀系数(CU)相近‘芯片本身是一种硅基器件,其热胀系数与典型的PCB材料(如环氧树脂)的热胀系数有相大的差别。如:果硅基芯片的电气连接点直接安装在内部小PCB上的话,那么在一段相对较短的时间之后,IC封装内部温度的变化导致热胀冷缩,这种方式的连接就会因为断裂而失效。绑定线是一种适应这种特殊环境的引线方式,它可以承受较大负荷的弯曲变形而不容易断裂

采用绑定线的问题在于,每一个信号或者电源线的电流环路面积的增加将导致电感值升高。获得较低电感值的优良设计就是实现硅基芯片与内部PCB之间的直接连接,也就是说硅基芯片的连接点直接联结在PCB的焊盘上。这就要求选择使用一种特殊的PCB板基材料,这种材料应该具有极低的热膨胀系数。而选择这种材料将导致汇芯片整体成本的增加,因而采用这种工艺技术的芯片并不常见,但是只要这种将硅基芯片与载体PCB直接连接的IC存在:并且在设计方案中可行,那么采用这样的IC器件就是较好的选择。

一般来说,在汇封装设计中,降低电感并且增大信号与对应回路之间或者电源与地之间电容是选择集成电路芯片过程的首要考虑因素。举例来说,小间距的表面贴装与大间距的表面贴装:工艺相比,应该优先考虑选择采用小间距的表面贴装工艺封装的汇芯片,而这两种类型的表面贴装工艺封装的IC芯片都优于过孔引线类型的封装。BGA封装的汇芯片同任何常用的封装类型相比具有最低的引线电感。从电容和电感控制的角度来看,小型的封装和更细的间距通常总是代表性能的提高。

引线结构设计的一个重要特征是管脚的分配。由于电感和电容值的大小都取决于信号或者是电源与返回路径之间的接近程度,因此要考虑足够多的返回路径。

电磁兼容设计通常要运用各项控制技术,一般来说,越接近EMI源,实现EM控制所需的成本就越小。PCB上的集成电路芯片是EMI最主要的能量来源,因此,如果能够深入了解集成电路芯片的内部特征,可以简化PCB和系统级设计中的EMI控制。

在考虑EMI控制时,设计工程师及PCB板级设计工程师首先应该考虑IC芯片的选择。集成电路的某些特征如封装类型、偏置电压和芯片的:工艺技术(例如CMoS、ECI、刀1)等都对电磁干扰有很大的影响。下面将着重探讨IC对EMI控制的影响。

集成电路EMl来源

PCB中集成电路EMI的来源主要有:数字集成电路从逻辑高到逻辑低之间转换或者从逻辑低到逻辑高之间转换过程中,输出端产生的方波信号频率导致的EMl信号电压和信号电流电场和磁场芯片自身的电容和电感等。

集成电路芯片输出端产生的方波中包含频率范围宽广的正弦谐波分量,这些正弦谐波分量构成工程师所关心的EMI频率成分。最高EMI频率也称为EMI发射带宽,它是信号上升时间(而不是信号频率)的函数。

计算EMI发射带宽的公式为: f=0.35/Tr

式中,厂是频率,单位是GHz;7r是信号上升时间或者下降时间,单位为ns。

从、L:述么:式中可以看出,如果电路的开关频率为50MHz,而采用的集成电路芯片的上升时间是1ns,那么该电路的最高EMI发射频率将达到350MHz,远远大于该电路的开关频率。而如果汇的—上升时间为5肋Fs,那么该电路的最高EMI发射频率将高达700MHz。

电路中的每一个电压值都对应一定的电流,同样每一个电流都存在对应的电压。当IC的输出在逻辑高到逻辑低或者逻辑低到逻辑高之间变换时,这些信号电压和信号电流就会产生电场和磁场,而这些电场和磁场的最高频率就是发射带宽。电场和磁场的强度以及对外辐射的百分比,不仅是信号上升时间的函数,同时也取决于对信号源到负载点之间信号通道上电容和电感的控制的好坏,因此,信号源位于PCB板的汇内部,而负载位于其他的IC内部,这些IC可能在PCB上,也可能不在该PCB上。为了有效地控制EMI,不仅需要关注汇;芭片自身的电容和电感,同样需要重视PCB上存在的电容和电感。

当信号电压与信号回路之间的锅合不紧密时,电路的电容就会减小,因而对电场的抑制作用就会减弱,从而使EMI增大;电路中的电流也存在同样的情况,如果电流同返回路径之间锅合不;佳,势必加大回路上的电感,从而增强了磁场,最终导致EMI增加。这充分说明,对电场控制不佳通常也会导致磁场抑制不佳。用来控制电路板中电磁场的措施与用来抑制IC封装中电磁场的措施大体相似

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top