复杂模块接口的独立设计

E-1394系统分为应用层、管理层，事务层、链路层(link)和物理层(PHY)几个部分。物理层和链路层由于相对稳定，性能要求较高，往往做成ASIC，其余部分通常由相关软件来完成。

这里定义的接口用于连接相同厂商或不同厂商的1394串行总线接口的物理层和链路层专用集成电路(ASIC)，并为1394系统未来的升级提供了支持。在IEEE-1394A中，PHY/link层接口单列成一章，足见其重要性。本文在IEEE-1394A的基础上，提出了这种接口的解决方案，性能经过验证达到了该协议中所要求的指标。　　

五、复杂数字逻辑EDA简介　　

EDA(Electronic Design Automation),是在计算机平台上，利用软件开发工具进行数字，模拟，数模混合电子电路设计的方法，是电子设计领域中最具活力和最有发展前途的一项技术。其中数字逻辑设计已经比较成熟。与传统的设计方法相比，EDA工具缩短了设计周期，降低了开发成本，提高了设计的可靠性。　　

IEEE-1394A的PHY/link接口的复杂逻辑设计，采用了先进的EDA技术，进行 Top-Down的设计。逻辑设计的结果通过FPGA/CPLD验证后，进一步制成ASIC。复杂逻辑的开发需要两部分工具：1)逻辑仿真和综合工具; 2)FPGA/CPLD布局布线工具;　　

FPGA/CPLD都是可编程逻辑器件，生产厂家较多，型号各异。其中比较典型的就是Xilinx公司的FPGA(现场可编程门阵列)器件系列和Altera公司的CPLD(复杂可编程逻辑器件)器件系列。采用 FPGA/CPLD芯片进行系统开发，具有以下几个优点：　　

可实现强大功能。随着VLSI工艺的不断提高，其单片逻辑门数已达到百万门级，内嵌多种特殊模块，所能实现的功能也越来越强，同时也可以实现系统集成。　　

研发投入低。FPGA/CPLD芯片在出厂之前都做过可靠的测试，设计人员只需通过相关的软硬件环境来完成芯片的功能设计，所以节省了许多潜在的花费。　　

开发周期短，采用EDA设计方法，设计人员不需要具备专门的IC深层次知识，在较短的时间内就可完成电路的逻辑设计和芯片的制作，快速将产品推向市场。　　

可在线编程。基于SRAM/FLASH的FPGA/CPLD，用户可以反复地编程、擦除、使调试/升级都十分方便，亦可用同一芯片实现不同的功能。　　

FPGA/CPLD开发工具包括软件和编程器，开发软件一般有芯片生产厂家提供，也有一些优秀的第三方软件可以选用。EDA开发软件包括输入工具、编译器仿真工具、综合工具、及布局布线、版图设计等工具。Verilog 高级硬件描述语言的使用，使逻辑设计输入更为简化，更为准确。　　

在设计测试中使用的EDA工具有：硬件描述语言Verilog，仿真工具ModelSim，综合工具Synplify，布局布线工具Maxplus等。设计测试采用ALTERA公司的ACEX1K系列低价位的CPLD芯片，它具有3万基本逻辑单元多，位内嵌存储单元，基本可以满足一般的逻辑设计要求。

六、接口结构功能简介　　

接口分别属于IEEE-1394节点系统的物理层和链路层模块，是物理层和链路层的子模块，负责物理层和链路层的控制信号、数据包和状态报告的传输。物理层和链路层之间主要依靠Ctrl[1:0]、Dn[n:0]、LReq、LPS、LinkOn和SClk 六组信号线来进行传输控制信号和其间的多种数据包。　　

链路层取得接口控制权时，可能需要传输的包括：读数据请求包(RdReg)、写数据请求包(WrReg)、立即仲裁请求数据包(ImmReq)、公平仲裁请求数据包(FairReq)、优先仲裁请求数据包(PriReq)，和等时仲裁请求数据包(IsoReq)。　　

物理层取得接口控制权时，除了可能传输总线上传来的所有的数据包，还可能传输状态信息包和读请求响应包。　　

在1394总线系统中，物理层/链路层主要实现物理层和链路层模块之间的定时服务，数据请求，数据服务，仲裁请求和仲裁服务。　　

Ctrl[1:0]是该接口的控制信号。相同的信号随接口控制权所属模块不同而不同。Dn[n:0]是接口的数据线，用来传输接口的数据包，也是该接口独具特色的一点。它支持S100，S200和S400和更高的速度，数据总线的带宽与总线速度相适应：在以100Mbps传输时，接口只用D[0:1]来传输数据，传输速度每增加100Mbps,传输数据时接口将多用两根数据线。由于项目要求系统传输最高速度为400Mbps，所以接口中共有八根数据线。这样，如果加快传输速度，只是物理层芯片模拟部分提高处理频率，在整个芯片数字部分，数据时钟频率保持不变，与串行总线速度相独立，使得未来的系统升级成为可能。LReq信号线来传输请求信号，包括读写寄存器请求和仲裁请求等，根据请求，物理层响应传输操作。　　

LPS是用于指示链路层电源和功能是否正常。　　

另外，协议中还规定了该接口配有Direct数字微分编码器(digital