时钟相位调整的简单电路图
时间:02-04
来源:互联网
点击:
图A所示的电路,是一个16进制的反相器,用于产生30~160NS的延迟。每一级的延迟时间是5~35NS,具体数值由可变电阻的值决定。每一级的延迟时间不应该超过时钟周期的12%,以保重稳定工作。
通过调整延迟级数(2或4)并平均地调整每级电路的电阻(最好用排电阻),可以调整电路的占空比,使之到达一个最小值。在信号重新进入到系统之前,在电路的末端最好至少用一个反相器来对信号进行整形。
图A所示电路的缺点是信号必须经过电位器。对于调整系统,这意味着电位器必须非常小,并且在物理位置上离电路很近。图B所示的电路通过使用变容二极管的方法,解决了这个问题。变容二极管指的是其电容会随着偏置电压的变化而变化。图B所示电路的工作频率远远高于图A所示的电路。
图B所示电路的每一级电路延迟时间都在2.5~5NS之间。该电路通过变容二极管MV209组成RC网络来调整相移。电路的级联使得延迟时间的可调范围扩大。图B是两级电路,基延迟时间是5~10NS。
这个电路的设计频率是40MHZ,如果工作在其他频率,可以重新选择R值:
为保征更高的稳定性,应该给这个可变延迟电路提供独立的稳压电源,并使电源的温度保持恒定。
采用两个电路中的任何一个,两路信号都应取自同一个时钟源,其中一路信号(时钟A)通过可调延迟网络,另一路信号(时钟B)通过固定长度的同轴电缆直接连接到总线。所用同轴电缆的阻抗要与总线原来的阻抗匹配。选择同轴电缆的长度,使得可调延迟调整到中间值时,输出的两路时钟信号的时序相匹配。
- GPS高精度的时钟的设计和实现(10-13)
- PCF8563在电子时钟设计中的应用(07-02)
- 基于DS3231的高精度时钟接口设计(03-21)
- 2B-3E恒温晶振对TD-SCDMA时钟性能影响分析(09-13)
- 针对高速串行接口设计的高效时钟解决方案(09-24)
- 高精度自动校时钟在中波转播台中的应用(10-25)
鐏忓嫰顣舵稉鎾茬瑹閸╃顔勯弫娆戔柤閹恒劏宕�
- 妤傛ḿ楠囩亸鍕暥瀹搞儳鈻肩敮鍫濆悋閹存劕鐓跨拋顓熸殌缁嬪顨滅憗锟�
閸忋劍鏌熸担宥咁劅娑旂姴鐨犳0鎴滅瑩娑撴氨鐓$拠鍡礉閹绘劕宕岄惍鏂垮絺瀹搞儰缍旈懗钘夊閿涘苯濮幃銊ユ彥闁喐鍨氶梹澶歌礋娴兼ḿ顫呴惃鍕殸妫版垵浼愮粙瀣瑎...
- 娑擃厾楠囩亸鍕暥瀹搞儳鈻肩敮鍫濆悋閹存劕鐓跨拋顓熸殌缁嬪顨滅憗锟�
缁箖鈧拷30婢舵岸妫亸鍕暥閸╃顔勭拠鍓р柤閿涘奔绗撶€硅埖宸跨拠鎾呯礉閸斺晛顒熼崨妯烘彥闁喕鎻崚棰佺娑擃亜鎮庨弽鐓庣殸妫版垵浼愮粙瀣瑎閻ㄥ嫯顩﹀Ч锟�...
- Agilent ADS 閺佹瑥顒熼崺纭咁唲鐠囧墽鈻兼總妤勵棅
娑撴挸顔嶉幒鍫n嚦閿涘苯鍙忛棃銏n唹鐟欘枃DS閸氬嫮顫掗崝鐔诲厴閸滃苯浼愮粙瀣安閻㈩煉绱遍崝鈺傚亶閻€劍娓堕惌顓犳畱閺冨爼妫跨€涳缚绱癆DS...
- HFSS鐎涳缚绡勯崺纭咁唲鐠囧墽鈻兼總妤勵棅
鐠у嫭绻佹稉鎾愁啀閹哄牐顕抽敍灞藉弿闂堛垼顔夐幒鍦欶SS閻ㄥ嫬濮涢懗钘夋嫲鎼存梻鏁ら敍灞藉簻閸斺晜鍋嶉崗銊╂桨缁崵绮洪崷鏉款劅娑旂姵甯夐幓顡嶧SS...
- CST瀵邦喗灏濆銉ょ稊鐎广倕鐓跨拋顓熸殌缁嬪顨滅憗锟�
閺夊孩妲戝ú瀣╁瘜鐠佽绱濋崗銊╂桨鐠佸弶宸緾ST閸氬嫰銆嶉崝鐔诲厴閸滃苯浼愮粙瀣安閻㈩煉绱濋崝鈺傚亶韫囶偊鈧喕鍤滅€涳附甯夐幓顡塖T鐠佹崘顓告惔鏃傛暏...
- 鐏忓嫰顣堕崺铏诡攨閸╃顔勭拠鍓р柤
娑撳洣绗€妤傛ɑ銈奸獮鍐叉勾鐠у嚖绱濇潻娆庣昂鐠囧墽鈻兼稉杞扮稑閸︺劌鐨犳0鎴炲Η閺堫垶顣崺鐔枫亣鐏炴洘瀚甸懘姘剧礉閹垫挷绗呴崸姘杽閻ㄥ嫪绗撴稉姘唨绾偓...
- 瀵邦喗灏濈亸鍕暥濞村鍣洪幙宥勭稊閸╃顔勭拠鍓р柤閸氬牓娉�
鐠愵厺鎷遍崥鍫ユ肠閺囨潙鐤勯幆鐙呯礉缂冩垵鍨庨妴渚€顣剁拫鍙樺崕閵嗕胶銇氬▔銏犳珤閵嗕椒淇婇崣閿嬬爱閿涘本鍨滅憰浣圭壉閺嶉绨块柅锟�...
栏目分类