基于TLV1562的四通道高速实时数据采集系统的设计

1 引言

在雷达杂波对消器设计时，传统的方法是采用中频对消，即杂波的抑制在中频上实现。早期的中频对消器常采用ＳＡＷ(声表面波)和ＣＣＤ(电荷耦合器件)等模拟延时线。由于数字信号处理所具有的突出优点,尤其是数字集成电路的发展以及可编程逻辑器件功能的日益强大,使得数字式矢量对消器成为当前及今后的主要工作模式。而对雷达信号的采集与处理成为最为关键的环节，在设计中笔者选择了精度为10位的高速低功耗可重配置TLV1562，在较低成本下实现了多通道数据采集处理 。

2 系统设计与实现

2.1系统总体设计

系统设计框图如图1所示，以TLV1562为核心的前端采集系统是整个系统的一部分。整个系统由信号调理、信号采样、高速信号处理（数字对消）以及波形回放等组成。信号调理电路是对经相干检波送来的信号进行压缩调整以满足TLV1562的采样电平；信号采样是完成模拟信号的数字化（由TLV1562完成）；高速数字信号处理是在CPLD内完成数字式对消算法；由AD7533构成的波形回放部分是将对消处理过信号送到显示屏显示[3.4.5]

图1 雷达对消器系统总框图 2.2信号调理电路与A/D参考基准源的设计 由于对于规定的电源电压AVDD，TLV1562的模拟输入信号的范围为0.8~（AVDD-1.9伏），所以必须要对相干检波出来的模拟信号进行处理，使其满足要求。设计中，采用了如图2所示的调理电路，R4用来调整输入信号SIG4的幅度范围，Vr-是由TL431调整出来的一个基准电压，用来控制信号的直流电压[3]。 图2 信号调理电路 　 TLV1562有两个基准输入引脚--REFP和REFM。这两个脚上的电平分别是产生满度（full-scale）和零度（zero-scale）读数的模拟输入的上下限。根据要求基准电压必须满足 下列条件： VREFP<=AVDD-1V ; AGND+0.9V<VREFM ; 3V>=(VREFP-VREFM)>=0.8V 。 所以设计中采用图3所示的基准设计。通过调整R31和R32，使VREFP与VREFM满足上诉要求。 图3 EP1K100与TLV1562的接口时序图 　 2.3 采集系统的设计 2.3.1 接口时序图 CPLD与TLV1562的接口时序图见图4。DISTANCE_PULSE是距离门脉冲,周期为512μs（80Km）或1024μs（160Km）,SAMPLE_PULSE是采样开始脉冲，一旦监测到其上升沿采集系统就开始启动，START被置为高电平，TLV1562的CS置为低。WR、RD、INT的时序图是TLV1562的内部转换模式时序图。当WR出现两次低电平后，便完成了对寄存器CR0和CR1的配置，即实现了A/D转换的初始化。A/D转换结束，输出低电平信号INT有效，信号RD读取A/D转换结果并复位INT信号，完成一个转换周期，并开始准备下一次转换。 2.3.2 CPLD对TLV1562接口的实现 由于TLV1562芯片是可配置A/D转换器，其配置转换时序图见图。所以如何利用CPLD实现对TLV1562的配置与读写是关键技术之一。对于TLV1562的读写控制易于实现，而对于其配置，由于是对四通道循环采集，较为复杂。在TLV1562中有两个寄存器需要配置，也就是要有两次写，而每次配置的数据还不一样（见表一），所以应该在每次写的时候都应相应的提供数据。整个配置过程用VHDL语言采用有限状态机的方式来实现。定义5个状态，分别为st0,st1,st2,st3，ST4，st0是空闲态，st1,st2,st3，ST4是对应相应采集通道的状态，INDEXREG[1..0]是用来监测写信号的第几次写的标识码。 程序如下： 表一 控制寄存器配置表 3 结束语 文中详述了基于TLV1562和EP1K100的多通道高速采集系统的设计及实现方法，将该采集系统应用到雷达数字式对消器中，结果证明精度和速度都能满足要求。实现了在较低的成本下实施多通道数据采集处理。 编辑：博子