IC如何创新

闸极长度的极限

　　另外一个问题与元件里每个p-n结的耗尽层有关。在平衡状态的时候，这些耗尽层几乎是没有电子和电洞的。在一个大尺寸的元件中，这些耗尽层只延伸进入闸极区一个很短的距离。事实上，在前一章分析金氧半晶体管的时候，我们忽略了这个耗尽层，假设它们小到不需要去担心。可是，即使元件的尺寸缩小，耗尽层的宽度仍大约维持固定。这表示这些耗尽层在闸极区所占的比率愈来愈大。当源极和漏极的耗尽层延伸跨过闸极区的时候，这个晶体管就不能像我们所希望一样的工作了。

　　为了防止这个问题发生，必须增加闸极区掺杂原子的浓度。在这种情形下，有更多的电洞可以与电子复合，耗尽层在闸极之下也就不会延伸得那么远。因为供应电压、掺杂浓度和耗尽层的宽度都是紧密相关的，这就引进了其它的问题。不过，考虑过所有的这些因素以后，大多数有关金氧半晶体管最小闸极长度的估计，都认为这个长度大约是0.2微米左右，正好是十亿级集积度所需要的。

　　联机也是关键

　　让人觉得有些奇怪的，集成电路进一步微型化所面临的最大问题与不起眼的联机有关，联机就是那些连结芯片上元件的细微金属线。许多材料都可以用来做导线，从高度掺杂的矽，到矽化物与金属，主要的材料是铝。

　　联机的主要问题之一就是它们对于电流所产生的电阻。我们会集中讨论铝，在常用材料中，铝具有最低的电阻。

　　要了解联机所引起的问题，以及这些问题如何能够解决，我们需要了解一下信号是如何在联机中传递的。一个很常见的误解是认为传一个信号，需要电子从导线的一端传到另一端。其实，像下一章要讨论的，电子在电流方向的平均速率是很小的，每秒只有几公尺。如果我们要靠电子在电线中走过来传达信号，那么一通跨越大西洋的电话就要花几个星期！事实上，电线中的信号传播起来，就像在紧绷的绳子上波的传播一样。让我们先考虑紧绷的绳子上的波这个类似的例子。我们直觉上觉得，波在紧绷的绳子上比在松弛的绳子上要传得快。同样的，我们也预料波在细绳子上传得比在粗绳子上快。从这些考虑，我们可以证明，波的传播速率主要跟两个因素有关：绳子的张力和绳子每单位长度的质量。波传过某根绳子所需要的时间与上面这两个因素有关，也跟绳长有关。

　　在电信号的情形，也有两个主要的参数。这就是联机对于电流的电阻，以及电线的电容（也就是存在于这个系统上的电荷量）。信号传过电线的时间因此与所谓的RC因素有关，也就是联机的电阻与电容的乘积。时间与联机的长度并不明显有关，似乎让人有一点惊讶，但是隐藏着的关系却是很强的，因为电阻与电容都与电线的长度有关。

　　"小"事不妙

　　当集成电路上元件尺寸缩小的时候，把联机缩小最直接的办法，就是把联机依比例缩小，也就是把联机的宽度与厚度都依比例减小。在这种依比例缩小的情况下，我们可以看电阻与电容变化的情况，来预估这种做法的效果。

　　让我们先考虑电容的效应。这些联机通过氧化层的上表面，因此在下面的半导体表面吸引了同样多的、另一种极性的电荷。联机里所储存的电荷，跟联机与氧化层表面接触的面积成正比，而跟联机与半导体之间的氧化层厚度成反比。我们已经提过，联机的宽度要依比例缩小一倍，但是联机的长度如何改变？

　　现在让我们暂时假设长度也依照同样的比例缩小。这个假设大体上是对的，至少对相邻元件之间的联机是如此。从这些考虑，我们估计联机与氧化层表面的接触面积，在缩小的电路中小了四倍。不过，由于氧化层的厚度也变小了，面积的因素要受到厚度变小而抵消掉部分，因此，总的来说，电容会降低大约一倍。

　　这个结果看起来还蛮好的，但是依比例缩小对于电阻的效果却不怎么好。当联机的截面积变小的时候，使得电流愈来愈不容易流过联机，因此电阻会增加。如果联机的厚度与宽度都同样的缩小，那么截面积就会缩小四倍，电阻也会增加四倍。不过，因为电阻也与联机的长度成正比，我们发现电阻总合起来是原来的两倍。

　　由于电阻增加的倍数与电容降低的倍数相同，在这个依比例缩小的系统中，时间延迟保持固定。这是一个坏消息。虽然每个单独元件的转换时间由于比例缩小而降低了，元件之间信号传播的延迟却没有降低。这就表示集成电路的速率，到最后会受到元件之间需要联系的限制。

　　芯片毁了

　　缩小联机的尺寸还有其它更严重的坏效应。让我们考虑一个比拟的例子，让水由一根水管中流过。如果降低这水管的口径，水就不容易像以前一样用同样的速率流出来。事实上，如果水管不够强的话，它甚至可能会裂掉。

　　当电子被迫由一条细线流过去的时候，同样的事情也可能会发生。我们看到流过元件之间的电流减小了一倍，但是联机的截面积减小了四倍。因此，每单位面积的电流（也就是电流密度）与缩小之前相比大了一倍。由于截面积的缩小也会使得电阻增加，这表示当电流流过联机的时候，会产生更多的热。热会让离子快速的振动，而且因为这些离子受到电子密集不停的冲击，因此可能会偏离开它们的晶格位置。这些离子的移动，叫做"电致徙动"，可能会严重到把一个小区域中所有的原子都移开了位置，这就把联机给毁掉了。因为没有办法修理这么小的一根联机，这会使得整个芯片都失效。

　　这种对于联机缩小的评估看起来似乎有些悲观，实际上的情形可能还会更糟。因为我们在讨论中假设元件缩小的时候，联机的长度是与其它尺寸依比例缩小的，但事实上不见得一定会如此。特别是，虽然在设计电路的时候已经尽量的小心，但是总会需要一些从芯片的一边连到另一边去的长线。很明显的，这些联机并不会由于元件缩小了而变短。甚至由于集成电路的尺寸有增加的趋势，这些联机只会愈来愈长。这会导致严重的问题。

　　如果重复上面的讨论，但是让联机的长度在元件缩小的时候维持固定，我们发现当元件尺寸缩小了一倍时，电容仍维持不变，而电阻却增加了四倍。因此，在这些长联机上，信号传过所需要的时间实际上随着元件尺寸的比例缩小而大幅增加。