GPON脉冲模式接收器的低功率解决方案
时间:10-07
来源:电子工程世界
点击:
为第一英里客户(小型商业和家庭)提供支持语音、视频和数据三重应用的宽带业务正在不断发展。这个FTTx发展中的关键因素是GPON(吉比特无源光网络),这是一种基于光纤的网络,可为DSL和有线等现有解决方案提供更高带宽备选方案。FTTx是指第一英里应用系列,如光纤到户(FTTH)、光纤到楼(FTTB)、光纤到路边(FTTC)等。
在下游数据速率高达2.5Gbps以及要求利用现有电信基础设施的情况下,GPON网络被证实是这些第一英里应用的普遍选择。由于其带宽效率的提高,预计GPON将取代EPON(以太网无源光网络)而作为未来第一英里网络的技术选择。
GPON:功能观察
基于这种对现有基础设施的重用,GPON是一种时分多工(TDM)系统。这里,终端用户在能够传输来自远程终端的数据期间被分配了时隙。如图1所示,GPON中有两个主要数据流。下游方向从OLT(光线路终端)流向将数据广播至多个ONU(光网络单元)的分光器。在上游方向,过程则相反。
每个用户(ONU)都分配了时隙以传输数据,这些数据随后与单个光纤上的其它数据相结合,并被发送至局端设备(这就是OLT)。由于ONU一般彼此隔开,并且源于ONU的数据由脉冲组成,因此用户将遇到由多个ONU的不同光纤长度引起的上游数据中固有的相变问题。OLT的挑战在于正确地"排列"每个ONU,并成功地同步上游光纤链路的每个数据脉冲。
在OLT端,处理上游流量中的这些高速数据脉冲的锁定时间要求非常严格(GPON一般为50位次),而传统的XAUI或基于SONET/SDH的SERDES允许更长的锁定时间(上升位次)。因此,用户需要采用专门的离散脉冲模式接收器(BMR)。但是传统的BMR的功耗往往非常大,并且不易升级,这会产生不理想的占位面积,最终引起额外的系统成本。
直到最近仍未出现这些专门BMR的备选方案。但是随着具有支持高达2Gbps速度的快速锁定、低延迟、集成BMR能力的FPGA的出现,这种局面正在发生改变。
理想的BMR
如上所述,BMR必须满足一组专门的要求,以应对上游流量的动态特性。理想情况下,BMR必须具有极快的锁定时间,并支持高速串行数据速率,同时维持最小的占位面积和最低的功耗。虽然传统BMR已经提供了GPON所需的数据性能,但是却存在成本、功率和板空间折衷问题。另一方面,FPGA过去提供了灵活性和所需的高集成度,但是其SERDES未能满足GPON所要求的锁定时间和数据速率。
理想的解决方案应为BMR和FPGA的结合。这种解决方案现已经出现,这得益于如今的FPGA的I/O能力。与传统BMR器件相比,这些可编程平台逐个管脚地终止上游PON流量的独特能力提供了具备成本效益的可升级解决方案。
迄今为止使用最普遍的技术是利用FPGA逻辑对传入的数据进行过采样。这种方法虽然成功,但也容易引起性能和功率问题。终止PON的备选方法由LatticeSC系列这样的FPGA提供。这些器件在每个I/O单元内整合了专门的逻辑,这种逻辑可以在不使用FPGA逻辑的情况下动态地适应不同的线路情况。
每个I/O单元内都嵌入了一个输入延迟时钟(INDEL)和自适应输入逻辑(AIL),它们可以共同动态地补偿定时/相位变化,从而实现每管脚高达2Gbps的速度(图2)。最终结果是支持快速锁定时间和传统BMR性能,但处在一个高度集成的低功率可编程平台的完整I/O系统。
在下游数据速率高达2.5Gbps以及要求利用现有电信基础设施的情况下,GPON网络被证实是这些第一英里应用的普遍选择。由于其带宽效率的提高,预计GPON将取代EPON(以太网无源光网络)而作为未来第一英里网络的技术选择。
GPON:功能观察
基于这种对现有基础设施的重用,GPON是一种时分多工(TDM)系统。这里,终端用户在能够传输来自远程终端的数据期间被分配了时隙。如图1所示,GPON中有两个主要数据流。下游方向从OLT(光线路终端)流向将数据广播至多个ONU(光网络单元)的分光器。在上游方向,过程则相反。
每个用户(ONU)都分配了时隙以传输数据,这些数据随后与单个光纤上的其它数据相结合,并被发送至局端设备(这就是OLT)。由于ONU一般彼此隔开,并且源于ONU的数据由脉冲组成,因此用户将遇到由多个ONU的不同光纤长度引起的上游数据中固有的相变问题。OLT的挑战在于正确地"排列"每个ONU,并成功地同步上游光纤链路的每个数据脉冲。
在OLT端,处理上游流量中的这些高速数据脉冲的锁定时间要求非常严格(GPON一般为50位次),而传统的XAUI或基于SONET/SDH的SERDES允许更长的锁定时间(上升位次)。因此,用户需要采用专门的离散脉冲模式接收器(BMR)。但是传统的BMR的功耗往往非常大,并且不易升级,这会产生不理想的占位面积,最终引起额外的系统成本。
直到最近仍未出现这些专门BMR的备选方案。但是随着具有支持高达2Gbps速度的快速锁定、低延迟、集成BMR能力的FPGA的出现,这种局面正在发生改变。
理想的BMR
如上所述,BMR必须满足一组专门的要求,以应对上游流量的动态特性。理想情况下,BMR必须具有极快的锁定时间,并支持高速串行数据速率,同时维持最小的占位面积和最低的功耗。虽然传统BMR已经提供了GPON所需的数据性能,但是却存在成本、功率和板空间折衷问题。另一方面,FPGA过去提供了灵活性和所需的高集成度,但是其SERDES未能满足GPON所要求的锁定时间和数据速率。
理想的解决方案应为BMR和FPGA的结合。这种解决方案现已经出现,这得益于如今的FPGA的I/O能力。与传统BMR器件相比,这些可编程平台逐个管脚地终止上游PON流量的独特能力提供了具备成本效益的可升级解决方案。
迄今为止使用最普遍的技术是利用FPGA逻辑对传入的数据进行过采样。这种方法虽然成功,但也容易引起性能和功率问题。终止PON的备选方法由LatticeSC系列这样的FPGA提供。这些器件在每个I/O单元内整合了专门的逻辑,这种逻辑可以在不使用FPGA逻辑的情况下动态地适应不同的线路情况。
每个I/O单元内都嵌入了一个输入延迟时钟(INDEL)和自适应输入逻辑(AIL),它们可以共同动态地补偿定时/相位变化,从而实现每管脚高达2Gbps的速度(图2)。最终结果是支持快速锁定时间和传统BMR性能,但处在一个高度集成的低功率可编程平台的完整I/O系统。
GPON 相关文章:
- GPON系统1588时间同步技术的研究与应用(10-16)