开关型调节器的电路板布局技术

交流电流流经的环路面积越大，所产生的磁场也越强，产生干扰的几率也大大增加。将输入旁路电容紧靠功率电路安装可以缩小环路面积，从而降低产生干扰的可能性。

　　如果输出端的两个分压电阻布局不合理，噪声也会引发其它问题。将这两个电阻靠近控制器的FB引脚放置，可以保证得到一个对噪声相对不敏感的电压反馈控制环路。这种布局可以使电阻分压器中点至开关调节器的FB引脚的引线最短。这是非常必要的，因为电阻分压器中点和控制器FB引脚的内部比较器输入都为高阻抗，连接二者的引线易于耦合(主要通过容性耦合)开关调节器的噪声。当然，必要的话，可以考虑延长电阻分压器与输出端相连的引线，以及电阻分压器与输出电容地端相连的引线，开关型调节器的低输出阻抗可抑制这些引线上的耦合噪声。

将寄生电容和寄生电感减至最小

　　找出图1电路中电压发生快速变化的节点，也就找出了需要将寄生电容减至最小的位置，这是因为电容两端的电压不能跃变。在该电路中仅有一个这样的节点，即由功率电感、二极管和MOSFET连接形成的节点。开关导通时，该节点的电压接近地电位；开关关闭时，该节点电压攀升至比输出电压高出一个二极管压降的电平。须确保电路板的走线使该节点的寄生电容最小，若寄生电容减缓了该节点的电压瞬变，调节器的效率将受到一定损失。保持该节点较小的尺寸不但有助于减小寄生电容，还可降低EMI辐射。不能牺牲布线宽度来缩小该节点的尺寸，相反，应该采用短而宽的走线。

　　找出具有快速变化电流的分支，也就找到了需要将寄生电感减至最小的支路。电感电流不能发生跃变，当电感电流快速变化时，电感两端的电压将产生毛刺和振铃，从而导致潜在的EMI问题。而且，该振铃电压的幅度有可能非常高，以至于损坏电路元件。

　　图3显示了电路的三个支路电流波形，电流I₁不会产生问题，因为它以相对平缓的方式变化，另外，该支路已经具备了一个大电感，也就是L1。与MOSFET串联的寄生电感则会产生问题，因为电流I₃有突变。该串联电感包括I₃至C_IN地端返回路径的任何感抗：Q1引脚的寄生电感以及地回路自身的电感。注意流经C_IN的电流并未跃变，而是和电感电流(I₁)的交流部分相等(电池提供其直流部分)。MOSFET关闭时，环路的一部分同样有快速变化的电流流过。该电流I₂流过D1和C_OUT以及地回路的覆铜部分，因此，这些元件和地回路的寄生电感必须减至最小。

图3. 开关调节器各个支路的电流波形，由此可以看出哪些部分需要将寄生电容减至最小。电流快速变化(也就是I₂和I₃)的支路要求感抗最小。

　　当考虑负载通路上的感抗是否会造成问题时，应注意到输出电容具有较大容值，而且具有很低的ESR，电容两端的电压保持相对稳定。这意味着流过负载的电流不会变化太大，因此其等效串联电感并不重要 ― 除非负载本身动态变化。

创建切实可行的电路板布局

　　有很多种方法可以处理开关电源的接地，一种方法是为所有的接地电路提供一个单独的地层― 这种方法可能不会运行在很好的状态下。采用这种方法时，电路的功率地电流可能流经电阻分压器、控制器特定引脚的旁路电容以及控制器的模拟地或是这三者的地回路，从而造成它们的地电位抖动。

　　也许最好的方法是创建两个单独的地层 ― 一个用于功率电路，另一个用于调节器的低噪声模拟电路。参考图4a，功率地包括输入和输出电容的地端以及MOSFET的源极，这些连线必须采用短而宽的引线，确保功率电路的地线最宽、最短，可以降低感抗、提高效率。

　　模拟地部分为控制器的模拟地引脚、电阻分压器的地端和控制器任何特定引脚的旁路电容(输入旁路电容C_IN除外)的地端。该模拟地不必是一个平面，可以使用较宽的长引线，因为其电流非常微弱并且相对稳定，引线电阻和电感不再是重要因素。

　　按照图4a所示连接控制器的AGND引脚和PGND引脚，在这些引脚之间连接两个地可以确保模拟地内没有开关电流，AGND、PGND之间的连线可以相对较窄，几乎没有电流流过该路径。尽管理想情况下AGND可以直接连接到C_OUT的地端，多数控制器仍然要求两个地引脚(AGND和PGND)直接连接(这是因为C_OUT的地和PGND之间总会存在一定的阻抗，若AGND和 C_OUT的地直接相连，负载电流在该阻抗上产生的压降会达到足以让AGND和PGND之间的二极管导通电压，造成严重后果)。在PGND和C_OUT之间使用短而宽的引线，可以使反馈电阻和控制器内部基准共用相同的地电位，与调节器的输出端的参考地相同。这一点非常重要，因为输出电压是由这些元件设置控制的。

图4使用不同的模拟和功率地隔离较大的功率地电流与低噪声模拟地电流，从而保护低噪电流