微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 硬件工程师文库 > 分布电容在EMC/EMI之设计中的应用

分布电容在EMC/EMI之设计中的应用

时间:01-11 来源:3721RD 点击:

包括默认模式,三态模式和最坏情况模式分析。默认模式类似我们实际对串扰测试的方式,即侵害网络驱动器由翻转信号驱动,受害网络驱动器保持初始状态(高电平或低电平),然后计算串扰值。这种方式对于单向信号的串扰分析比较有效。三态模式是指侵害网络驱动器由翻转信号驱动,受害的网络的三态终端置为高阻状态,来检测串扰大校这种方式对双向或复杂拓朴网络比较有效。最坏情况分析是指将受害网络的驱动器保持初始状态,仿真器计算所有默认侵害网络对每一个受害网络的串扰的总和。这种方式一般只对个别关键网络进行分析,因为要计算的组合太多,仿真速度比较慢。

Q7:在电路板尺寸固定的情况下,如果设计中需要容纳更多的功能,就往往需要提高PCB的走线密度,但是这样有可能导致走线的相互干扰增强,同时走线过细也使阻抗无法降低,请介绍在高速(>100MHz)高密度PCB设计中的技巧?
A7:在设计高速高密度PCB时,串扰(crosstalk interference)确实是要特别注意的,因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方:
1.控制走线特性阻抗的连续与匹配。
2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响,找出可容忍的最小间距。不同芯片信号的结果可能不同。
3.选择适当的端接方式。
4.避免上下相邻两层的走线方向相同,甚至有走线正好上下重迭在一起,因为这种串扰比同层相邻走线的情形还大。
5.利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加。 在实际执行时确实很难达到完全平行与等长,不过还是要尽量做到。
除此以外,可以预留差分端接和共模端接,以缓和对时序与信号完整性的影响。

Q8:设计屏蔽机箱时,根据哪些因素选择屏蔽材料?
A8:从电磁屏蔽的角度考虑,主要要考虑所屏蔽的电场波的种类。对于电场波、平面波或频率较高
的磁场波,一般金属都可以满足要求,对于低频磁场波,要使用导磁率较高的材料。

Q9:机箱的屏蔽效能除了受屏蔽材料的影响以外,还受什么因素的影响?
A9:受两个因素的影响,一是机箱上的导电不连续点,例如孔洞、缝隙等;另一个是穿过屏蔽箱的导线,如信号电缆、电源线等。

Q10:屏蔽磁场辐射源时要注意什么问题?
A10:由于磁场波的波阻抗很低,因此反射损耗很小,而主要靠吸收损耗达到屏蔽的目的。因此要选
择导磁率较高的屏蔽材料。另外,在做结构设计时,要使屏蔽层尽量远离辐射源(以增加反射损耗),
尽量避免孔洞、缝隙等靠近辐射源。

解决EMC设计实战难题

Q11:
设计的DCDC电路,电感在工作的时候会叫,有噪音,但是电路工作正常,也不发热,这种情况会不会影响可靠性,电感的选择是不是有问题?
A11:发生噪音现象的原因是电磁干扰,说明电感漏磁出来与其他线路结合起来形成了噪声,刚好是在这个频率,这种情况可以选择不同形式的电感来解决。比如电感是由下往上绕的,没有磁屏蔽的结构,则可以选择横向的,来解决这个问题。

Q12:某个手持测试产品,可以电池供电,同时也可以采取外置适配器供电方式。适配器单独带负载辐射发射(RE)测试可以通过,手持产品在电池供电情况下辐射发射(RE)也可以通过,并且余量都比较大,但是在带外置适配器的情况下,却在160M频率左右超标较多,不能通过认证。是何原因?怎么定位干扰源?耦合途径?定位清楚如何解决? A12:本身这个问题干扰源有两个可能,适配器的开关频率,手持测试产品本身的晶振以及内部的开关电源频率。单独测试没有超标,搭配测试超标说明耦合途径是产品的电源电缆。
定位时可以有多个办法:
1、在电源输出线缆(也就是产品电源输入线)的两端分别加磁环试验,如果靠近适配器相对下降比较大,说明是适配器导致,否则原因就是由手持产品内部干扰源导致;
2、在手持产品的电源输入接口共模电感采取频谱仪测试看那一端干扰幅度大,如果是共模电感里侧的干扰大,则说明是手持产品的干扰;
3、如果怀疑外部适配器,干脆直接替换测试,如果没有这个频点,就说明是适配器问题。
通过上面方法定位后发现,确实是电源适配器问题。尽管开关电源频率只有KHZ级别,但往往干扰能够到几十、几百MHZ,同时电源适配器负载不同,空间辐射发射的测试结果也会不一样。

Q13:在设计一款手机充电器用高频变压器时,在频率0.3M~3M遇到EMC超标问题(在输入240v,输出500mA的情况下),是否有改善对策降低EMC干扰?现状为12dB,要改善至4dB以下),具体情况如下:
(1)使用EF12.6 CORE
(2)绕组结构如下
NP (输入)   210TS  0.1mm(wire)   密卷   感值:4.56mH±12%
sld (屏蔽)   22TS   0.2mm(wire)   满一层
NS (输出)   12TS   0.3mm(三层绝缘线)  密卷
NB (反馈)   3TS    0.1mm(wire)      中间密绕
(3)磁芯使用金具接地

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top