基于Protel 99 SE环境下PCB设计规范与技巧的研究

3 布线
    一个好的布局是重要的，但是一个好的布局只是为PCB板图的设计打下了一个好的基础，布线是整个PCB设计中最重要的工序。这将直接影响着PCB板的性能好坏。在PCB的设计过程中，布线一般有这么三种境界的划分：首先是布通，这时PCB设计时的最基本的要求。如果线路都没布通，搞得到处是飞线，那将是一块不合格的板子，可以说还没入门。其次是电器性能的满足。这是衡量一块印刷电路板是否合格的标准。这是在布通之后，认真调整布线，使其能达到最佳的电器性能。接着是美观。假如你的布线布通了，也没有什么影响电器性能的地方，但是一眼看过去杂乱无章的，加上五彩缤纷、花花绿绿的，那就算你的电器性能怎么好，在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。布线要整齐划一，不能纵横交错毫无章法。这些都要在保证电器性能和满足其他个别要求的情况下实现，否则就是舍本逐末了。布线时主要按以下原则进行：
    (1)一般情况下，首先应对电源线和地线进行布线，以保证电路板的电气性能。在条件允许的范围内，尽量加宽电源、地线宽度，最好是地线比电源线宽。还有就是遵守"20H规则"，由于电源层和地层的电场是变化的，在板的边缘会向外辐射电磁干扰，称为边缘效益。这样我们通过将电源层内缩，使得电场只在接地层的范围内传导，以一个H(电源和地之间的介质厚度)为单位，若内缩20H则可以把70％的电场限制在接地层边沿内。
    (2) PCB设计中应避免产生锐角和直角，尽可能采用45°的折线布线，不可使用90°折线，以减小高频信号的辐射，要求高的线还要用双弧线。
    (3)器件去耦规则：在PCB板上增加必要的去耦电容，滤波电源上的干扰信号，使电源稳定。在多层板中，对去耦电容的位置一般要求不太高。但对双层板，去耦电容的布局及电源布线方式等直接影响到整个系统的稳定性，一般应该使电流先经过滤波电容再供器件使用，同时还要充分考虑到期间产生的电源噪声对下游的器件的影响，一般来谁，采用总线结构设计的电源模式；
    (4)为防止不同工作频率的模块之间的互相干扰，一般尽量缩短高频部分的布线长度，同时对模拟与数字电路应分别布置在PCB板的两面，分别使用不同的层布线，中间用地层隔离的方式。
    (5)振荡器外壳接地，时钟线要尽量短，且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积，而不应该走其它信号线，以使周围电场趋近于零；
    (6)预先对要求比较严格的线(如高频线)进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，以避免平行走线容易产生寄生耦合和层间的窜扰。
    (7)设计布线时应让布线长度尽量短，以减少由于走线过长带来的干扰为问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。一般不要出现一端浮空的布线，以避免出现"天线效应"，减少不必要的干扰辐射和接受，否则带来不可预知的结果；
    (8)任何信号线都不要形成环路，如不可避免，环路应尽量小，这样对外的辐射越少，接收外界的干扰也越小。信号线的过孔要尽量少，关键的线尽量短而粗，并在两边加上保护地来尽量减小信号的回路面积。
    最后要进行布线优化和丝印，俗话说"没有最好的，只有更好的"，不管你怎么挖空心思的去设计，等你画完之后，再去看一看，还是会觉得很多地方可以修改的。一般设计的经验是：优化布线的时间是初次布线的时间的两倍。感觉没什么地方需要修改之后，就可以铺铜了(Pla-ce->polygon Plane)。铺铜一般铺地线(注意模拟地和数字地的分离)，多层板时还可能需要铺电源。对于丝印，要注意不能被器件挡住或被过孔和焊盘去掉。同时，设计时正视元件面，底层的字应做镜像处理，以免混淆层面。

4 设计评审
    PCB板图设计完成后，根据相应的质量评审要求，对设计进行设计评审。评审的内容大体分为下面几个方面：
    (1)检查定位孔、定位件等机械尺寸是否与结构图一致。(2)检查高频、高速、时钟等易受干扰的信号线，是否回路面积最小、是否远离干扰源，是否有多余的过孔和绕线、是否跨地层分割区。(3)检查晶体、变压器、光耦、电源模块下面是否有信号线穿过，应尽量避免在其下面穿线，特别是晶体下面应尽量铺设接地的铜皮。 (4)检查器件的序号是否有序排列，丝印标示等是否覆盖焊盘、过孔等。(5)检查布线完成情况是否百分之百，是否有线头，是否有孤立的铜皮。