IPC内嵌TMS320F206电表校验的接口实现
摘 要:本文叙述在进行电量测量装置的高精度校验中,采用数字信号处理器TMS320F206及其与工业控制PC机(IPC)的ISA总线、双口SRAM、高精度A/D转换器等接口电路的实现方法。
在进行常规电量测量装置的校验中,作为校验装置,一定要对电压、电流的幅值、频率、相位等进行高精度测量,在校验装置中采用TI公司DSP器件TMS320F206控制A/D转换、数据采集和数字滤波处理,并把滤波处理后的数据传送给微机进行数据的进一步处理,实现了高精度电表校验的要求。
测量单元的组成及其功能
测量单元是作为系统的高精度"标准表",要完成对交/直流电压、电流的多个电量测量,测量的精度小于0.05级,测量单元采取插卡式设计,直接插入IPC(工业控制微机)的ISA总线中使用。本单元结构框图如图1所示。
其中:A/D转换器采用BB公司的ADS7805,这是16-Bit,转换频率可达100KHz,的高精度转换器,芯片有28脚双排直插式或贴片式封装,转换结果16位并行输出,启动转换和读取上次转换的结果可以同时进行,用它完成变换后的电压、电流信号的A/D转换;双口RAM采用CY7133-25,它是一个双边均16位数据位的2KBRAM,两边可以分别对片内的存储单元进行存取,在电路中分别受DSP和IPC的控制,以实现IPC和TMS320F206之间的数据交换;过零比较用LM339,实现对交流v、I的过零检测,用于获取计算频率、相位差等数据的信号。
DSP采用的是TI公司的16-bit定点DSP TMS320F206,运算速度40MIPS,是一种低功耗器件,采用了改进的哈佛结构,有1条程序总线和3条数据总线,流水线操作,有高度并行32-bit算术逻辑单元、16*16-bit并行硬件乘法器、片内存储器、片内外设和高度专业化的指令集,从而使该芯片速度高、操作灵活。片内资源还有:内部时钟发生器,可以对外接时钟源进行*1、*2、*4和/2来产生CPU时钟;片内有RAM4.5K,Flash32K,能够适合于许多工程应用,特别是32K Flash作为程序存储器,给系统的设计和程序的调试带来很大方便;3个外部中断INT1、INT2、INT;1个同步串口和一个异步串口;1个软件可编程定时器;JTAG扫描仿真接口(IEEE标准),用来实现在线仿真测试;具有4个独立可编程I/O脚(I/O0、I/O1、I/O2、I/O3),1个输出脚XF和1个输入脚/BIO。
由于DSP的取指和执行能完全重叠运行,再加上多级流水线操作、专用的硬件乘法器、特殊的DSP指令和快速的指令周期等结构特点,使得其数字处理速度大大提高,这也为DSP和外部电路和器件的接口提出了一些新的要求和问题,在设计DSP应用系统时必须要认真考虑。
TMS320F206和ISA总线的接口
考虑到系统数据处理的适时性和相对独立性,TMS320F206和IPC交换数据是通过双口SRAM实现,接口电路如图2所示。
这部分电路接口,主要需要考虑解决以下问题:
(1) DSP对双口SRAM的读/写控制
TMS320F206的地址线A0-A10分别和CY7133的A0L-A10L直接相连,F206的16位数据线分别和CY7133的IO L0-10直接相连。由于采用了快速双口SRAM,无需考虑为DSP加入等待状态,R//WE直接接RAM的R/W LU和R/W LL进行数据读写控制,CY7133的片选信号/CEL由/DS和A15组合产生,由图可见TMS320F206对CY7133的寻址
范围为8000H-87FFH。测量单元用了3片TMS320F206组成3路相同的测量电路对三相电路分别测量(图2中只> (2) IPC对双口SRAM的读/写控制;
IPC通过ISA总线对双口SRAM的读/写控制,直接用存储器寻址的方法进行读写。 ISA总线有A0-A19根地址线,可以直接寻址00000-FFFFFH,其中C8000-EFFFFH保留给用户,可以作为存储器的扩充设计使用。本电路IPC对双口SRAM的读/写控制中,地址线、数据线、存储器读(/OE)和写(/MEMW)控制线的连接如图2中所示,其译码电路译码得到的3组地址选择信号,D8000-D87FFH、D88000-D8FFFH、D9000-D97FFH分别用来作为3路双口RAM的片选信号。
(3) 避免两边对同一单元同时进行读/写操作
因为DSP和IPC对双口SRAM的读/写是随机的,在使用中有可能两边同时对SRAM的同一单元进行读写操作,从而引起读写数据的错误。CY7133两边有/BUSY信号,当两边器件同时访问同一存储单元时,信号/BUSY有效,表示有一个访问冲突发生。为了能够处理好访问冲突,如图3,/BUSYL信号接TMS320F206的READY引脚,当READY为低,表示IPC已经在对CY7133的同一单元读或写,TMS320F206应稍作延时再对该单元操作;三路CY7133的/BUSYR信号经过一个与门接到ISA总线的10号中断IR10,任一路/BUSYR有效,即向IPC发出中断,表示DSP已经在对SRAM的同一单元读或写,IPC应稍作延时再对该单元操作,这样就实现了TMS320F206
- linux操作系统下的进程通信设计(01-24)
- 双核实时系统的架构方法(02-26)
- 基于FPGA的等精度频率计IP Core设计(06-05)
- 基于IPC的SNAP I/O分布式控制系统的实现(12-21)
- IPC发布电子组装行业质量基准研究年度报告(12-15)
- 工控机IPC-6104在高速公路收费监视系统中的应用方案(03-17)