基于FPGA的ARM并行总线研究与仿真
0 引言
在数字系统的设计中，FPGA+ARM 的系统架构得到了越来越广泛的应用，FPGA 主要实现高速数据的处理；ARM 主要实现系统的流程控制.人机交互.外部通信以及FPGA 控制等功能.I2C.SPI 等串行总线接口只能实现FPGA 和ARM 之间的低速通信 ;当传输的数据量较大.要求高速传输时，就需要用并行总线来进行两者之间的高速数据传输.
下面基于ARM 处理器LPC2478 以及FPGA 器件EP2C20Q240,以ARM 外部总线的读操作时序为例，研究两者之间高速传输的并行总线；其中，数据总线为32 位；并在FPGA 内部构造了1024x32bits 的SRAM 高速存储缓冲器，以便于ARM 处理器快速读写FPGA 内部数据.
1 ARM 并行总线的工作原理
ARM 处理器LPC2478 的外部并行总线由24 根地址总线.32根数据总线和若干读写.片选等控制信号线组成.根据系统需求，数据总线宽度还可以配置为8 位.16 位和32 位等几种工作模式.
在本设计中，用到ARM 外部总线的信号有：CS.WE.OE.DATA[310].ADDR[230].BLS 等.CS 为片选信号，WE 为写使能信号，OE 为读使能信号，DATA 为数据总线，ADDR 地址总线，BLS 为字节组选择信号.ARM 的外部总线读操作时序图，分别如图1 所示.
根据ARM 外部并行总线操作的时序，ARM 外部总线的读写操作均在CS 为低电平有效的情况下进行.由于读操作和写操作不可能同时进行，因此WE 和OE 信号不能同时出现低电平的情况.
数据总线DATA 是双向的总线，要求FPGA 也要实现双向数据的传输.在时序图中给出了时序之间的制约关系，设计FPGA 时应该满足ARM 信号的建立时间和保持时间的要求，否则可能出现读写不稳定的情况.
2 FPGA 的并行总线设计
2.1 FPGA 的端口设计
FPGA 和ARM 之间的外部并行总线连接框图，如图2 所示.由于FPGA 内部的SRAM 存储单元为32 位，不需要进行字节组的选择，因此BLS 信号可以不连接.为了便于实现ARM 和FPGA 之间数据的快速传输，FPGA 内部的SRAM 既要与ARM 处理器进行读写处理，还要跟FPGA 内部的其他逻辑模块进行数据交换，因此SRAM 采用双口RAM 来实现.
从端口的方向特性看，DATA 端口是INOUT（双向）方式，其余端口均为IN（输入）方式.从端口的功能看，clk20m 是全局时钟，在实现时应采用FPGA 的全局时钟网络，这样可以有效减少时钟延时，保证FPGA 时序的正确性.ADDR 是16 位的地址总线，由ARM 器件输入到FPGA.DATA 是32 位的双向数据总线，双向总线的设计是整个设计的重点.OE 为ARM 输入到FPGA 的读使能信号.
WE 为ARM 输入到FPGA 的写使能信号.CS 为ARM 输入到FPGA 的片选信号，FPGA 没有被ARM 选中时必须输出高阻态，以避免总线冲突.
2.2 FPGA 的双向总线设计
在FPGA 的并行总线设计中，如果顶层和底层的模块都要用到双向的IO 端口，则要遵守设计原则；否则不利于VHDL 程序的综合.双向IO 端口的设计原则是：只有顶层设计才能用INOUT类型的端口，在底层模块中应把顶层的INOUT 端口转化为独立的IN（输入）.OUT（输出）端口并加上方向控制端口.顶层设计的VHDL 代码如下：
其中，DATA_i.DATA_o 和output_en 均为FPGA 内部的信号，在内部的各层次模块中，通过这三个信号就可以进行单向的IO 控制.这样，顶层设计中双向的DATA 端口转化为了内部单向的DATA_i（输入）.DATA_o（输出）和output_en（输出使能）.在内部各模块中，结合这三个信号以及 ADDR.OE.WE.CS 等信号，则可方便地实现ARM 总线接口的功能.实现的VHDL 关键代码如下：
3 仿真结果分析
通过Quartus II 仿真工具，对FPGA 并行总线进行时序仿真；仿真结果如图3 所示.根据ARM 并行总线的读写时序图要求，从仿真结果可以看出FPGA 的总线接口设计满足了设计的要求.由于选用的FPGA 器件内部带有逻辑分析仪的功能模块，通过Quartus II 软件中的SignalTap II 逻辑分析工具，对FPGA的设计模块进行在线测试，发现总线时序了满足ARM 并行总线的要求，且工作稳定，从另一个角度验证了设计和仿真结果的正确性.
4 结论
由于FPGA 技术和ARM 技术应用越来越广泛，通过设计并行总线接口来实现两者之间的数据交换，可以较容易地解决快速传输数据的需求，因此设计满足系统要求的FPGA 并行总线显得尤为重要.本文设计的FPGA 的ARM 外部并行总线接口，满足了总线的时序要求，并在某航空机载雷达应答机中进行了应用，系统运行稳定，性能良好.以上的设计和仿真方法，对其他类似的设计也有 一定的参考作用.
LPC2478 FPGA ARM EP2C20Q240 相关文章：
- LPC2478时钟系统学习笔记(11-20)
- 基于LPC2478的家庭智能安全报警系统的设计(08-21)
- 基于LPC2478与ADS7843的电阻触摸屏设计方案(08-30)
- 基于恩智浦LPC2478的家庭智能安全报警系统的设计(01-08)
- 在采用FPGA设计DSP系统中仿真的重要性 (06-21)
- 基于 DSP Builder的FIR滤波器的设计与实现(06-21)
- 濡ゅ倹岣挎鍥╀焊閸曨垼鏆ョ€规悶鍎抽埢鑲╂暜閸繂鎮嬮柟瀛樺姇閻撹法鎷嬮鐔告畬缂佸顑呴〃婊呮啑閿燂拷
闁稿繈鍔嶉弻鐔告媴瀹ュ拋鍔呭☉鏃傚Т閻ㄧ姵锛愰幋婊呯懇濞戞挻姘ㄩ悡锛勬嫚閸☆厾绀夐柟缁樺姇瀹曞矂鎯嶉弬鍨岛鐎规悶鍎扮紞鏃堟嚄閽樺顫旈柨娑樿嫰婵亪骞冮妸銉﹀渐闂侇偆鍠愰崹姘舵⒐婢舵瓕绀嬪ù鍏坚缚椤懘鎯冮崟顐ゆ濡増鍨垫导鎰矙鐎ｎ亞鐟�...
- 濞戞搩鍘炬鍥╀焊閸曨垼鏆ョ€规悶鍎抽埢鑲╂暜閸繂鎮嬮柟瀛樺姇閻撹法鎷嬮鐔告畬缂佸顑呴〃婊呮啑閿燂拷
缂侇噣绠栭埀顒婃嫹30濠㈣埖宀稿Λ顒備焊閸曨垼鏆ラ柛鈺冾攰椤斿嫮鎷犻崜褉鏌ら柨娑樺缁楁挾鈧鍩栧璺ㄦ嫚閹惧懐绀夐柛鏂烘櫅椤掔喖宕ㄥΟ鐑樺渐闂侇偆鍠曢幓顏堝礆妫颁胶顏卞☉鎿冧簻閹酣寮介悡搴ｆ濡増鍨垫导鎰矙鐎ｎ亞鐟庨柣銊ュ椤╋箑效閿燂拷...
- Agilent ADS 闁轰焦鐟ラ鐔煎春绾拋鍞查悹鍥у⒔閳诲吋绺藉Δ鍕垫
濞戞挻鎸搁宥夊箳閸綆鍤﹂柨娑樿嫰閸欏繘妫冮姀锝庡敼閻熸瑯鏋僁S闁告艾瀚～鎺楀礉閻旇鍘撮柛婊冭嫰娴兼劗绮欑€ｎ亞瀹夐柣銏╃厜缁遍亶宕濋埡鍌氫憾闁烩偓鍔嶅〒鍫曟儗椤撶姵鐣遍柡鍐ㄧ埣濡法鈧冻缂氱槐鐧咲S...
- HFSS閻庢冻缂氱弧鍕春绾拋鍞查悹鍥у⒔閳诲吋绺藉Δ鍕垫
閻犙冨缁讳焦绋夐幘鎰佸晙闁瑰搫鐗愰鎶芥晬鐏炶棄寮块梻鍫涘灱椤斿骞掗崷娆禨S闁汇劌瀚慨娑㈡嚄閽樺瀚查幖瀛樻⒒閺併倝鏁嶇仦钘夌盎闁告柡鏅滈崑宥夊礂閵娾晜妗ㄧ紒顖濆吹缁椽宕烽弶娆惧妳濞戞梻濮电敮澶愬箵椤″锭SS...
- CST鐎甸偊鍠楃亸婵嗩啅閵夈倗绋婇悗骞垮€曢悡璺ㄦ媼椤撶喐娈岀紒瀣儏椤ㄦ粎鎲楅敓锟�
闁哄瀛╁Σ鎴澝虹€ｂ晛鐦滈悹浣筋嚋缁辨繈宕楅妸鈺傛〃閻犱礁寮跺绶維T闁告艾瀚伴妴宥夊礉閻旇鍘撮柛婊冭嫰娴兼劗绮欑€ｎ亞瀹夐柣銏╃厜缁辨繈宕濋埡鍌氫憾闊浂鍋婇埀顒傚枙閸ゆ粎鈧冻闄勭敮澶愬箵椤″T閻犱焦宕橀鍛婃償閺冨倹鏆�...
- 閻忓繐瀚伴。鍫曞春閾忚鏀ㄩ柛鈺冾攰椤斿嫮鎷犻崜褉鏌�
濞戞挸娲ｇ粭鈧Δ鍌浬戦妶濂哥嵁閸愬弶鍕鹃悹褍鍤栫槐婵囨交濞嗗海鏄傞悹鍥у⒔閳诲吋绋夋潪鎵☉闁革负鍔岄惃鐘筹紣閹寸偛螚闁哄牜鍨堕。顐﹀春閻旀灚浜ｉ悘鐐存礃鐎氱敻鎳樺鍓х闁瑰灚鎸风粭鍛村锤濮橆剛鏉介柣銊ュ缁楁挻绋夊顒傚敤缁绢厸鍋�...
- 鐎甸偊鍠楃亸婵堜焊閸曨垼鏆ユ繛鏉戭儔閸ｆ椽骞欏鍕▕闁糕晝顢婇鍕嫚閸撗€鏌ら柛姘墦濞夛拷
閻犳劦鍘洪幏閬嶅触閸儲鑲犻柡鍥ㄦ綑閻ゅ嫰骞嗛悪鍛缂傚啯鍨甸崹搴ㄥΥ娓氣偓椤ｅ墎鎷崣妯哄磿闁靛棔鑳堕妵姘枖閵忕姵鐝ら柕鍡曟娣囧﹪宕ｉ柨瀣埍闁挎稑鏈崹婊呮啺娴ｅ湱澹夐柡宥夘棑缁ㄥ潡鏌呴敓锟�...
