嵌入式系统设计中的低功耗技术

0 引言

随着科学的发展和微电子技术的不断创新，嵌入式系统的应用越来越多，并已广泛渗透到各个领域。嵌入式系统是以应用为中心，以电子技术和计算机技术为基础，软硬件可剪裁，能适应应用系统对功能、可靠性、稳定性、成本、体积、功耗等多方面严格要求的专用计算机系统。

在嵌入式系统的设计中，低功耗设计技术成为许多设计人员逐渐关注的问题，其原因在于嵌入式系统已被越来越多的应用在便携式和移动性较强的产品中，而这些产品往往要靠电池来供电。实际上，这些年来，有关电池的储能密度并没有得到大的进步。而对于便携设备，尤其是手持消费品而言，如果单靠提高电池容量来提高续航能力，似乎并不完全切合实际。因此，为提高设备性能，设计人员更需要从每一个细节考虑降低硬件系统本身的能耗。从而尽可能地延长电池的使用时间。事实上，低功耗设计也已经成为一个越来越迫切的问题，因而应该从硬件和软件两个方面来考虑嵌入式系统中的低功耗设计。

1 硬件的低功耗设计

1.1 硬件电路器件

由于现在绝大部分电路均采用集成电路CMOS工艺技术，这与以前的TTL工艺相比，本身就已经起到了降低电子元器件和整体系统功耗的作用，因此，应该继续多采用CMOS集成电路工艺技术。另外，由于采用CMOS集成工艺技术，其电路静态功耗很小(可忽略不计)，而动态功耗较大，因为动态功耗是指电路高低电平翻转时产生的功耗，在电路高低电平翻转跳变沿期间，电流很大，存在较大功耗，所以，降低硬件电路功耗主要是降低电路动态功耗。动态功耗公式为：

其中，P代表CMOS芯片的动态功耗，C代表CMOS芯片的负载电容，V和f分别代表CMOS芯片的工作电压和工作频率。由公式可知，COMS硬件集成电路的功耗与工作电压和工作频率之间有密切的关系。因此，使用CMOS系列电路时，其不用的输入端不要悬空，因为悬空的输入端可能存在感应信号，并可能造成高低电平的转换。同时，由于转换器件的功耗很大，故应尽量采用输出为高的原则。

1.2 低功耗外围器件的选用

完成同样的功能，电路的实现形式有多种。例如，尽可能地将嵌入式系统的内部存储器RAM转换为外部的闪存FLASH，因为在同样条件下，读内部RAM比读外部FLASH会带来更大的功耗。也可以利用分立元件、小规模集成电路，大规模集成电路甚至单片实现。通常使用的元器件数量越少，系统的功耗越低。因此，应尽量使用集成度高的器件，以减少电路中使用元件的个数，减少整机的功耗。

1.3 微处理器的选择

嵌入式微处理器的功率消耗在嵌入式系统中占有相当大的部分，所以，选择合适的处理器，对于嵌入式系统的整体功耗具有很大影响。微处理器的功耗主要分为两部分： 内核功耗Pcore和外部接口控制器功耗Pio，总功耗等于两者之和，即P=Pcore+Pio。对于Pcore，其关键在于供电电压和时钟频率的高低； 而对于Pio，除了各个专门I/O控制器的功耗外，还有地址/数据总线宽度，因为总线宽度越宽，处理能力越大，功耗也越大。所以降低功耗，必需让总线位数变窄。

要降低微处理器内核的Pcore功耗，就必须想法降低处理器的工作电压和时钟频率，其中降低微处理器的工作电压是很有效的途径，也是未来发展的趋势，目前许多的嵌入式微处理器的工作电压可降至2 V以下。并且高效率的处理器都提供有多种时钟频率和工作电压的选择，以便于最大限度地节约功耗。此外，在进行系统设计时，在工作电压相差不大和系统处理能力许可的情况下，还应尽可能降低微处理器的时钟频率，现以起到节能的作用。以SAMSUNG S3C2410 (32 位ARM 920T内核) 为例，它就提供了四种工作模式： 正常模式、空闲模式、休眠模式、关机模式。各种模式下的功耗如表1所列。

表1 不同工作模式的时钟频率与功耗对比表

由表1可知，CPU在全速运行的时候，比在空闲或者休眠时消耗的功率大得多。省电的原则就是让正常运行模式远比空闲、休眠模式少占用时间。在类似PDA的设备中，系统在全速运行时远比空闲的时候少，所以，可以通过设置，使CPU尽可能工作在空闲状态，使用时再通过相应的中断唤醒CPU，以恢复到正常工作模式来处理响应的事件，然后再进入空闲模式。因此，设计系统时，如果处理能力许可，可尽量降低处理器的时钟频率。

也可以动态改变处理器的时钟频率以降低功耗，比如可关闭不需要的外设控制器，并在CPU空闲时降低时钟频率； 而在处于工作状态时，再提高时钟频率以加快运行速度。

1.4 多CPU系统

尽管现在已有各种可在不过多加重功耗负担的前提下提高性能的技术，但用一个芯片来处理多种任