微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 产品设计原理:在小尺寸DSP上实 2D条形码解码

产品设计原理:在小尺寸DSP上实 2D条形码解码

时间:10-09 来源:3721RD 点击:

s 域对数和反对数查找表,因此域单元也属于 GF(28)。我们需要大约 2 kB 的 L1 存储器来存储对数和反对数查找表。

数据矩阵式条形码解码复杂度


2D 条形码解码有两个部分:1) 图像处理,2)条形码解码。如果捕捉的图像与解码区域没有适当对齐,我们可能需要进行图像旋转、偏差纠正等,来使图像与解码区域对齐。

在这种情况下,图像处理阶段的复杂度比实际条形码解码要大。在这篇文章中,我们假设图像与解码区域是对齐的。数据矩阵式条形码的解码复杂度(在周期和存储器方面)取决于数据符号的大小。如果数据符号尺寸较大,每个符号中包含多个较大的数据区域,那么我们需要更多的存储器来保存图像的行像素和 RS 工作缓冲。每单位时间需要处理的数据量也随着数据区域的尺寸而增加。以每个数据矩阵式条形码符号具有 16x16 数据区域的 VGA 图像为例,我们需要大约 6kB数据存储器和 4kB 的 Blackfin 程序存储器。BF53x 内核上运行单个模块的近似周期数如下:

模块尺寸和数量:7,200

数据位提取: 2,000 个周期

解交织和封包:600

RS 解码:7,000 个周期

本文小结

本文讨论了在小尺寸 Blackfin 处理器上进行数据矩阵 2D 条形码解码。同时解释了使用或不使用高延迟 L2 存储器对 2D 条形码进行解码的不同方法。分析了基于 RS 的数据矩阵 2D条形码解码&search=1" target="_blank">2D条形码解码的复杂度,并估算了使用 BF53x 处理器对 VGA 图像中单个 16x16 数据符号进行解码所需的存储器和周期数.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top