微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 基于DSP的列车应变力测试系统设计

基于DSP的列车应变力测试系统设计

时间:04-26 来源:电子设计应用 点击:

测试系统中的译码模块主要用来实现DSP对片外存储器、I/O设备进行管理以及根据DSP提供的地址信号,给外部存储器、I/O设备分配不同的地址空间。对于本测试系统而言,编码方式主要考虑的是TMS320VC33的接口能力问题。TMS320VC33的地址空间总容量为16M,采用统一编址也不会对存储器容量造成太大的威胁。另外,TMS320VC33没有专门的I/O指令和I/O端口总线,因而测试系统中采用的是统一编码方式,并用ABLE语言

设计译码电路。

测试系统软件设计

测试软件算法的优劣直接关系着整个测试系统的性能。本测试系统的软件流程如图3所示。

测试程序首先进行整个系统的初始化工作。在完成系统初始化后,系统处于查询状态,查询是否完成新的数据采样,数据采样程序在中断程序中完成。当系统完成一次A/D转换后,向TMS320VC33申请中断,TMS320VC33响应中断,在中断服务程序中读出转换结果并设置标志:EXINT=1,通知主程序采样完成。主程序在查询到EXINT=1后,对数据进行处理,处理结果通过TMS320VC33的并行口经并/串转换送给PC机的串口,并把标志EXINT设定为0,开始下一轮采样等待。

信号完整性分析和电磁兼容性设计

考虑到系统运行的环境比较恶劣,轨道线路的电磁干扰比较强,因此设计中要考虑信号完整性和电磁兼容性等问题。

表1总结了高速数字电路中常见的信号完整性问题与可能的原因和解决方法。

电源EMI是影响系统抗干扰能力的一个主要因素。简单的方法是在每一个芯片的供电引脚上并联一个电容进行电源滤波。影响系统抗干扰能力的另外一个因素是电路板上信号的走线质量,应尽量减少印制导线的电感量,导线尽量短而粗。同时要注意抑制印制板导线之间的串扰和避免高频信号通过印制导线时产生的电磁辐射,此外,还要注意合理地安排电源地等。

结语

本文提出并设计的以DSP为核心的列车应变力测试系统,有效地解决了实际工程应用中的技术问题,并就测试系统的信号完整性分析和抗电磁干扰能力进行了考虑。从而为数据采集与处理领域提供了一个良好的参考方案

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top