基于DSP的低频频率特性测试仪

另外，由于AD8302检测的相位是0～180°之间，不能给出相位是超前还是滞后，所以需要相位极性判断电路对相位进行判断，其电路主要由分频器电路、施密特触发器、D触发器等组成。

2．3 数据处理及控制电路设计

数据处理及控制单元主要完成通信、数据处理、功能控制等工作。主要由TMS320VC5409、晶体振荡器、电源控制、WATCHDOG和CPLD等器件组成。

2．3．1 电路设计

这一部分电路是数字电路，所用器件均为数字器件，核心芯片是TI公司的数据处理芯片TMS320VC5409和ALTEM公司的CPLD芯片EPM7128。电路结构图如图4所示。

因为系统是对电网络进行实时测量，在测量过程中要采集大量的数据，对这些数据还需要进行数字滤波等方法来提高准确度，所以系统必然需要大数据量的运算，而单片机的运算能力弱不能达到实时处理的要求，故采用DSP作为数据处理电路的核心，考虑到系统成本因素采用TI公司的54系列DSP。

在选择可编程逻辑器件时，容量大小是需要考虑的最基本问题。故在器件选择前，先确定完成设计功能所需逻辑资源的多少，本系统对CPLD所要完成的功能经仿真、综合后，约需占用1 500门左右的逻辑资源。综合考虑之后选择了Altera公司Max7000系列的EPM7128。

在图4中TMS320VC5409通过主机接口(HPI)接受单片机系统来的各种控制命令，并通过EPM7128STC控制扫频信号源中的时钟发生器NBCl24 39、DDS芯片AD7008和可控增益放大器AD8369产生信号功率可控的扫频信号；控制增益相位检测电路中的2个可控增益放大器AD8369和A／D转换器ADS8364进行信号检测；据输入信号频率对两个MC12080的分频比进行控制；选通D触发器读入相位极性。

2．3．2 看门狗电路设计

由于本系统是一个独立的系统，且DSP系统的工作时钟频率较高，在运行时极有可能发生干扰和被干扰，严重时系统可能会出现死机现象，为了克服这个毛病，除了在软件上做一些保护措施外，在硬件上也必须做相应的处理。硬件上最有效的保护措施通常采用具有监视功能(WATCHDOG)的自动复位电路。

其基本原理为：电路提供一个用于监视系统运行的信号，当系统运行正常时，应在规定的时间范围内给监视线一个高低电平发生变化的信号，如果在规定的时间内这个信号不发生变化，自动复位系统就认为系统运行不正常并重新对系统进行复位。本系统采用MAXIM公司的微处理监视电路MAX706-T实现对系统的监视，电路如图5所示。

2．4 单片机系统设计

本系统主要功能是完成人机接口功能和通信功能，包括键盘、液晶显示器、标准串行接口、微型打印机接口和与DSP通信的HPI接口等。单片机系统总体框图如图6所示。

单片机是用AT89C51，通过1片8255A来扩展其并口，8255A的C口用于键盘接口，A口接到打印机数据线，打印机的控制线接于单片机的P1口(占3位)，8255A的B口对液晶显示器进行控制，液晶显示器的数据线通过缓冲器接于单片机的P0口。HPI接口完成与DSP的通信。

3 系统软件设计

系统电路的软件设计包括DSP软件设计和CPLD的软件设计。

3．1 DSP软件设计

DSP软件的设计使用了TI公司的CCS开发工具，通过DSP仿真器进行调试，使用C语言和汇编语言混合编程。

DSP软件程序主要功能是通过中断方式从单片机系统中得到各种设置参数和命令，并根据这些参数和命令进行相应设置和相应操作，并将采集的数据处理后送单片机系统显示。另外还要照看看门狗。其程序流程图如图7所示。

3．1．1 主程序设计

系统上电后，TMS320VC5409内部固化的加载程序检测到外部8为并行加载方式有效，则将存储在AT29C010A中的源程序取出存入内部SRAM中。源程序占据FLASH的低32 K地址空间0000H～7FFFH，同时映射在DSP外部数据存储空间8000H～FFFFH。加载过程中DSP软件上自动设置7个等待周期，可保证数据存取正确。加载完毕程序开始顺序执行，首先设置定时器，开定时器中断，使其在每低于0．8 s的时间内产生一次中断，在定时器中断子程序中设置专用输出管脚XF,使看门狗的输入端定时产生变化，否则其将产生DSP的RESET信号。然后，对系统进行初始化，初始化结束后。为了降低系统功耗可使DSP进入空转状态(IDLE)，直到中断发生。程序流程如图8所示。

初始化包含DSP初始化、AD7008初始化以及AD8369的初始化。DSP的初始化主要是对中断向量的定义，内部时钟的设置，外部等待时间的设置以及内部空间SRAM／DRAM的映射等，这些都是通过对DSP内部专用寄存器的设置来完成的。AD7008的初始化可通过设置控制寄存器来完成。AD8369的初始化是把AD8369的放