新型DSP助力基站设备满足并超越LTE需求
时间:03-11
来源:电子工程专辑
点击:
LTE是无线产业将在今后几年主推的一种4G解决方案,它有着许多极高性能目标。这些目标将对技术提供商、设备制造商和服务提供商带来诸多艰巨的挑战。
LTE是3GPP开发的下一代3G UMTS无线协议,目的是使蜂窝网络成为基于数据包的全IP网络。在LTE的各项指标中最突出的是更高的下行和上行数据速率(分别是100Mbps和50Mbps)及低的数据包延时(不超过5ms),而延时对无线VoIP等新业务来说越来越重要。另外,该技术还必须提供更大的频谱效率、更大的容量和更低的每比特通信成本。
LTE在实现这些目标的过程中用到的多个概念将极大地增加该技术的复杂性。与其它前沿技术一样,这些概念包括了下行和上行方向更复杂的调制方案、灵活的信道带宽以及MIMO架构,这种架构在某些情况下需要多幅天线。另外,LTE复杂性的增加将要求基站和手机具有非常强大、灵活和创新的处理能力。
LTE在下行链路方向采用OFDM(正交频分复用)调制方案,上行链路则采用OFDM派生出来的SC-FDMA(单载波频分多址)方案。上行链路采用SC-FDMA是因为它的功放效率比OFDM要高,从而能延长手机电池的使用时间。OFDM相当复杂,它采用了2048个间距为15kHz的子载波。这么多数量的子载波增强了OFDM的多径能力,进而提高了它的抗干扰能力、频谱效率和数据速率。
下行和上行链路方向都具有从1.25MHz到20MHz的可调带宽,因而允许LTE使用新的和现有的频带。MIMO架构有助于LTE通过多个信号路径取得高的数据速率。不过需要重申的是,为了控制LTE手机的成本,LTE的下行和上行链路所采用的调制方案稍有不同。如果手机安装有多幅天线,那么MIMO具有将数据速率提高到100/50Mbps以上的潜能。
以多核DSP装备LTE基站
为了满足LTE高度复杂性要求,TI开发出了带嵌入式加速器的TCI6487多内核DSP。这些加速器能够满足基带处理中采用的各种2G、3G和4G无线基站标准。TCI6487是业界首款具有三个"C64+DSP内核"的多内核DSP,可提供高达3GHz的DSP处理能力,完全能处理诸如MAC和PHY处理等LTE基带任务。
为了取得LTE的较高数据速率,并确保数据包延时小于5ms,TCI6487采用了Viterbi和Turbo协处理器(TCP)来分担主DSP内核的编码/解码负荷。这些协处理加速器可以处理LTE正常运行所需的许多运算密集型编码功能。具体来说,TCP2作为一个灵活加速器可支持Turbo解码;它不仅支持LTE,还支持所有3GPP系列标准。从TCI6487的DSP内核卸载Turbo解码功能可以释放出更多的处理能力用于MAC和PHY处理,或者有效的处理余量可用来处理特别高密度的蜂窝基站中更多的用户。
如果基站要满足LTE的更高要求,一定程度的灵活性和重配置能力很重要。例如,在低密度的蜂窝网络中,TCI6487可以用作单芯片解决方案,其中一个内核专门用于MAC处理,其它两个执行PHY层收发功能。而有许多用户的高密度蜂窝网络为了充分发挥LTE更高数据速率的优势将提出不同的挑战。在这种情况下,可以采用多个TCI6487的方案,其中一个芯片执行所有蜂窝的MAC处理,而其它芯片用于处理PHY的收发任务。在这种方式下,DSP可以专门用于LTE下行和上行模式中实现的OFDM或SC-FDMA调制方案。
为了利用多内核器件固有的灵活性,需要采用多级片上内存架构。对于TCI6487来说,L1内存可配置为缓存或标准的存储器。另外,专用于每个内核的二级内存容量可以有一定的可调性。总共3MB的L2内存可以在三个内核之间平均分配,或者三个内核依次被分配0.5、1和1.5MB。当同时有多个不同的处理需求发生时,这种方法会影响一个复杂LTE部署的效率。例如,一个正在处理内存需求较大的任务的内核可能被分配1.5MB的二级内存。
与LTE的发展步伐保持一致
为了避免瓶颈,以LTE速率通过基站传送数据要求非常高速的I/O用于DSP的数据输入输出。因此,TCI6487上的外设包含了串行RapidIO(SRIO)接口。SRIO可以将器件的灵活性和可扩展性拓展到板级,从而降低电路板的复杂度和成本。
这种双通道SRIO接口上的每个通道都能达到每秒1.25、2.5或3.125Mb(Gbps)的数据速率。这种SRIO接口可以被配置为两个单通道高速专用链路,用于连接电路板上的ASIC或FPGA器件,或连接LTE基站背板上的电路板。
在另外一种配置中,SRIO可以用来互连对等排列或主从架构中的多个DSP。当被配置为芯片间的板载对等连接时,这种专用SRIO通道可以消除共享总线过载时遇到的瓶颈问题。由于LTE能够传送大量数据,这一特性变得非常重要。SRIO接口的可扩展性和灵活性有助于实现各种架构,包括星型、环形、U形菊花链等(见图1)。
LTE是3GPP开发的下一代3G UMTS无线协议,目的是使蜂窝网络成为基于数据包的全IP网络。在LTE的各项指标中最突出的是更高的下行和上行数据速率(分别是100Mbps和50Mbps)及低的数据包延时(不超过5ms),而延时对无线VoIP等新业务来说越来越重要。另外,该技术还必须提供更大的频谱效率、更大的容量和更低的每比特通信成本。
LTE在实现这些目标的过程中用到的多个概念将极大地增加该技术的复杂性。与其它前沿技术一样,这些概念包括了下行和上行方向更复杂的调制方案、灵活的信道带宽以及MIMO架构,这种架构在某些情况下需要多幅天线。另外,LTE复杂性的增加将要求基站和手机具有非常强大、灵活和创新的处理能力。
LTE在下行链路方向采用OFDM(正交频分复用)调制方案,上行链路则采用OFDM派生出来的SC-FDMA(单载波频分多址)方案。上行链路采用SC-FDMA是因为它的功放效率比OFDM要高,从而能延长手机电池的使用时间。OFDM相当复杂,它采用了2048个间距为15kHz的子载波。这么多数量的子载波增强了OFDM的多径能力,进而提高了它的抗干扰能力、频谱效率和数据速率。
下行和上行链路方向都具有从1.25MHz到20MHz的可调带宽,因而允许LTE使用新的和现有的频带。MIMO架构有助于LTE通过多个信号路径取得高的数据速率。不过需要重申的是,为了控制LTE手机的成本,LTE的下行和上行链路所采用的调制方案稍有不同。如果手机安装有多幅天线,那么MIMO具有将数据速率提高到100/50Mbps以上的潜能。
以多核DSP装备LTE基站
为了满足LTE高度复杂性要求,TI开发出了带嵌入式加速器的TCI6487多内核DSP。这些加速器能够满足基带处理中采用的各种2G、3G和4G无线基站标准。TCI6487是业界首款具有三个"C64+DSP内核"的多内核DSP,可提供高达3GHz的DSP处理能力,完全能处理诸如MAC和PHY处理等LTE基带任务。
为了取得LTE的较高数据速率,并确保数据包延时小于5ms,TCI6487采用了Viterbi和Turbo协处理器(TCP)来分担主DSP内核的编码/解码负荷。这些协处理加速器可以处理LTE正常运行所需的许多运算密集型编码功能。具体来说,TCP2作为一个灵活加速器可支持Turbo解码;它不仅支持LTE,还支持所有3GPP系列标准。从TCI6487的DSP内核卸载Turbo解码功能可以释放出更多的处理能力用于MAC和PHY处理,或者有效的处理余量可用来处理特别高密度的蜂窝基站中更多的用户。
如果基站要满足LTE的更高要求,一定程度的灵活性和重配置能力很重要。例如,在低密度的蜂窝网络中,TCI6487可以用作单芯片解决方案,其中一个内核专门用于MAC处理,其它两个执行PHY层收发功能。而有许多用户的高密度蜂窝网络为了充分发挥LTE更高数据速率的优势将提出不同的挑战。在这种情况下,可以采用多个TCI6487的方案,其中一个芯片执行所有蜂窝的MAC处理,而其它芯片用于处理PHY的收发任务。在这种方式下,DSP可以专门用于LTE下行和上行模式中实现的OFDM或SC-FDMA调制方案。
为了利用多内核器件固有的灵活性,需要采用多级片上内存架构。对于TCI6487来说,L1内存可配置为缓存或标准的存储器。另外,专用于每个内核的二级内存容量可以有一定的可调性。总共3MB的L2内存可以在三个内核之间平均分配,或者三个内核依次被分配0.5、1和1.5MB。当同时有多个不同的处理需求发生时,这种方法会影响一个复杂LTE部署的效率。例如,一个正在处理内存需求较大的任务的内核可能被分配1.5MB的二级内存。
与LTE的发展步伐保持一致
为了避免瓶颈,以LTE速率通过基站传送数据要求非常高速的I/O用于DSP的数据输入输出。因此,TCI6487上的外设包含了串行RapidIO(SRIO)接口。SRIO可以将器件的灵活性和可扩展性拓展到板级,从而降低电路板的复杂度和成本。
这种双通道SRIO接口上的每个通道都能达到每秒1.25、2.5或3.125Mb(Gbps)的数据速率。这种SRIO接口可以被配置为两个单通道高速专用链路,用于连接电路板上的ASIC或FPGA器件,或连接LTE基站背板上的电路板。
在另外一种配置中,SRIO可以用来互连对等排列或主从架构中的多个DSP。当被配置为芯片间的板载对等连接时,这种专用SRIO通道可以消除共享总线过载时遇到的瓶颈问题。由于LTE能够传送大量数据,这一特性变得非常重要。SRIO接口的可扩展性和灵活性有助于实现各种架构,包括星型、环形、U形菊花链等(见图1)。
- FPGAs的DSP性能分析(09-13)
- 无线基站中的FPGA和DSP最佳性能组合(06-04)
- 采用可高效再配置DSP系统的动态加载技术 (07-18)
- DSP系列为下一代无线基站部署提供更高的性能支持(01-07)
- 基于FPGA和DSP组合的无线基站(03-01)
- 基于FPGA和DSP组合在无线基站中的应用(03-26)
闁诲繐绻愮€氫即銆傞懜鐢碘枖闁规崘灏欓悷褰掓煕閳哄喚鏀版い鏂垮瀵偄鈻庨幋鏃€鐓犻梺瑙勪航閸斿繐鐣烽敓锟�
- 婵°倕鍊瑰玻鎸庮殽閸モ晙鐒婇柛鏇ㄥ灱閺嗐儳鈧鎮堕崕鎶藉煝閼测晜鏆滈柛顐g箓閹鏌熺€涙ê濮囬柣鎾规硶閹峰顢橀悢鍛婄暚缂備礁顑呴鍛淬€冨⿰鍛晳闁跨噦鎷�
闂佺ǹ绻堥崝宥夊蓟閻斿憡濯寸€广儱鎷嬮崝鍛槈閺冨倸孝闁汇劎濮甸敍鎰板箣濠婂懐鎳囨繛鎴炴尰濮樸劑鎮¢敍鍕珰闁糕槅鍘剧粈澶愭煙缂佹ê濮囩€规洖鐭傞幆宥夊棘閸喚宀涢悗瑙勬偠閸庢壆绱為弮鍫熷殑闁芥ê顦~鏃堟煥濞戞ǹ瀚板┑顕呬邯楠炲啴濡搁妷锕€娓愰梻渚囧亞閸犳劙宕瑰鑸碘拹濠㈣埖鐡曠粈瀣归崗鍧氱細妞ゎ偄鎳橀幆鍐礋椤愩倖顔忔俊顐ゅ閸ㄥ灚瀵奸幇顔剧煓閻庯綆浜為悷锟�...
- 婵炴垶鎼╅崢鐐殽閸モ晙鐒婇柛鏇ㄥ灱閺嗐儳鈧鎮堕崕鎶藉煝閼测晜鏆滈柛顐g箓閹鏌熺€涙ê濮囬柣鎾规硶閹峰顢橀悢鍛婄暚缂備礁顑呴鍛淬€冨⿰鍛晳闁跨噦鎷�
缂備緡鍣g粻鏍焵椤掑﹥瀚�30婵犮垼鍩栧畝绋课涢鍌欑剨闁告洦鍨奸弳銉╂煕閳哄喚鏀版い鏂垮閹风娀宕滆閺屻倝鏌ㄥ☉妯侯殭缂佹鎸鹃埀顒傤攰閸╂牕顔忕捄銊﹀珰闁规儳鎳愮粈澶愭煕閺傜儤娅呮い鎺斿枛瀹曘劌螣閻戞ê娓愰梻渚囧亞閸犳洟骞撻鍫濈濡鑳堕鍗炩槈閹垮啩绨婚柟顔奸叄瀵粙鎮℃惔锝嗩啅婵☆偆澧楅崹鍨閹邦喚鐭欓悗锝庝簽閻熷酣鏌i妸銉ヮ伂妞も晪绠戞晥闁跨噦鎷�...
- Agilent ADS 闂佽桨鐒﹂悷銉╊敆閻旂厧鏄ョ痪顓炴媼閸炴煡鎮归崶褍鈷旈柍璇插悑缁鸿棄螖閸曞灚顥�
婵炴垶鎸婚幐鎼侇敊瀹ュ绠抽柛顐秵閸わ箓鏌ㄥ☉妯垮闁告瑥绻樺Λ鍐閿濆骸鏁奸柣鐔哥懐閺嬪儊S闂佸憡鑹剧€氼噣锝為幒妤€绀夐柣鏃囶嚙閸樻挳鏌涘⿰鍐濞村吋鍔楃划娆戔偓锝庝簽鐎瑰鏌i姀鈺冨帨缂侀亶浜跺畷婵嬪煛閸屾矮鎲鹃梺鐑╁亾閸斿秴銆掗崼鏇熷剹妞ゆ挾濮甸悾閬嶆煛閸愩劎鍩f俊顐ユ硶閳ь剚鍐荤紓姘辨閻у挷S...
- HFSS闁诲孩鍐荤紓姘卞姬閸曨垰鏄ョ痪顓炴媼閸炴煡鎮归崶褍鈷旈柍璇插悑缁鸿棄螖閸曞灚顥�
闁荤姍鍐仾缂佽鐒︾粙澶愬箻閹颁礁鏅欓梺鐟版惈閻楁劙顢氶幎鑺ユ櫖閻忕偠妫勫鍧楁⒒閸稑鐏辨い鏂款樀楠炴帡宕峰▎绂⊿闂佹眹鍔岀€氼剚鎱ㄥ☉銏″殑闁芥ê顦扮€氭煡骞栫€涙ɑ鈷掗柡浣靛€濋弫宥囦沪閽樺鐩庨梺鍛婃煛閺呮粓宕戝澶婄闁靛ň鏅滃銊х磼椤栨繂鍚圭紒顔芥そ瀹曠兘寮跺▎鎯уΤ婵炴垶姊绘慨鐢垫暜婢舵劕绠垫い鈥抽敪SS...
- CST閻庣敻鍋婇崰妤冧焊濠靛棭鍟呴柕澶堝€楃粙濠囨倵楠炲灝鈧洟鎮$捄銊﹀妞ゆ挾鍠愬▓宀€绱掔€n亶鍎忔い銊︾矌閹叉鏁撻敓锟�
闂佸搫顦€涒晛危閹存緷铏光偓锝傛櫅閻︽粓鎮规担绛嬪殝缂佽鲸绻堝畷妤呭Ω閳哄倹銆冮柣鐘辩瀵泛顔忕欢缍璗闂佸憡鑹剧€氫即濡村澶婄闁绘棁顕ч崢鎾煕濠婂啳瀚板ù鍏煎姉缁瑧鈧綆浜炵€瑰鏌i姀鈺冨帨缂佽鲸绻堝畷婵嬪煛閸屾矮鎲鹃棅顐㈡祩閸嬪﹪鍩€椤掑倸鏋欓柛銈嗙矌閳ь剚鍐婚梽鍕暜婢舵劕绠垫い鈥愁敍T闁荤姳鐒﹀畷姗€顢橀崨濠冨劅闁哄啫鍊归弳锟�...
- 闁诲繐绻愮€氫即銆傞崼鏇炴槬闁惧繗顕栭弨銊╂煕閳哄喚鏀版い鏂垮閹风娀宕滆閺岋拷
婵炴垶鎸稿ú锝囩箔閳ь剙螖閸屾惮鎴﹀Χ婵傚摜宓侀柛鎰级閸曢箖鎮硅閸ゆ牜妲愬┑鍥ㄤ氦婵炲棗娴烽弰鍌炴偣閸パ冣挃闁宠鍚嬬粙澶嬫姜閹殿喚鈽夐梺闈╄礋閸斿矂鎯冮悩绛圭矗闁瑰鍋涜灇闂佸搫鐗滈崹鍫曘€傞锕€鏄ラ柣鏃€鐏氭禍锝夋倶閻愬瓨绀冮悗姘辨暬閹虫ê顫濋崜褏顦梺鐟扮仛閹搁绮崨鏉戦敜婵﹩鍓涢弶浠嬫煟閵娿儱顏х紒妤佹尰缁嬪顫濋鍌氭暏缂佺虎鍘搁崑锟�...
- 閻庣敻鍋婇崰妤冧焊濠靛牅鐒婇柛鏇ㄥ灱閺嗐儲绻涢弶鎴剶闁革絾妞介獮娆忣吋閸曨厾鈻曢梺绯曟櫇椤㈠﹪顢欓崟顓熷珰闁告挆鈧弻銈夋煕濮橆剛澧︽繛澶涙嫹
闁荤姵鍔﹂崢娲箯闁秴瑙﹂柛顐犲劜閼茬娀鏌¢崶銊︾稇闁汇倕瀚伴獮鍡涙偑閸涱垳顦紓鍌氬暞閸ㄧ敻宕规惔銊ノュ〒姘e亾妞わ絽澧庨幏顐﹀矗濡搫纾块梺闈涙閼冲爼濡靛顑芥灃闁靛繒濮甸悵銈夋煏閸℃洘顦峰ǎ鍥э躬瀹曪綁鏌ㄧ€n剛鍩嶉梺鎸庣☉閺堫剟宕瑰⿰鍛暫濞达絽婀辨竟澶愭煛瀹ュ妫戠紒銊ユ健閺屽懘鏁撻敓锟�...
栏目分类