基于CPLD与μC/OS -Ⅱ的断路器智能控制单元设计

具有多外设的新型高性能DSPTMS320F2812芯片，大大减少了系统硬件设计的工作量，缩短了开发周期。设计中采用了DSP最小系统与调理电路分开设计的方法，并且在DSP最小系统设计中采用多层板结构，并大量使用了贴片元件，以提高系统的稳定性及电磁兼容性。

b.作为基于优先级调度的嵌入式操作系统， 任务优先级的合理分配对系统的正常运行至关重要。在本设计中，对任务优先级的分配首先考虑是满足系统实时性，其次在同等条件下再考虑任务的执行频度，通过反复调整，最终确定优先级的分配表1。

c.本课题利用了基于CPLD的执行电路设计，由于CPLD的内部硬件结构的可靠性及快速的反应，非常适合电力系统控制，因此采用全CPLD(或ACTELFPGA)应是一个研究方向。

d.F2812作为TI公司推出的2000系列的新成员，目前在国内的开发和设计还处于摸索阶段，本文中所提出的基于TMS320F2812+μC/OS-Ⅱ的系统设计思想会对F2812的学习和使用起到一定的促进作用。