微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > SoC设计之组态性处理器IP

SoC设计之组态性处理器IP

时间:09-29 来源:互联网 点击:

图 Tensilica Xtensa系列可组态性处理器IP的组态设计示意图,左上是勾核需求的功效项、特性项,例如需不需要硬件乘法器、桶式移位器等,右上则是延伸处理器架构,例如增加缓存器、增加VLIW数据路径等,左下则进行设计应用最佳化,右下则是软件自动化产生工具。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top