一种多体制通信时间同步算法及其FPGA实现

modelsim完成仿真验证。测试系统如图5。其中，发端主要包括成帧(frame)和上变频(duc)两个模块，将信源数据按一定标准组成帧，并调制到一定的中心频率发出;收端主要包括下变频(ddc)、低通滤波(lpf)、时钟生成(clk_gen)和同步处理(recv)等模块。其中，recv包含了帧同步、位同步和载波同步等模块，duc和ddc模块为了测试存在载波频偏时的同步算法性能而加入。