新出现的SoC FPGA上的策略考虑
这一关键点的主要推动因素包括:过渡到并行和多核处理,以提高功效;FPGA成为前沿的新半导体工艺技术;嵌入式系统中越来越多的使用了FPGA;摩尔定律的经济现实;CPU在体系结构上的增强。
随着SoC FPGA时代的来临,系统设计人员在选择这些器件时需要考虑以下关键策略问题:
·哪些器件会经历“平台效应”,使得供应商、辅助支撑系统以及用户之间出现“自我增强循环”?
·哪些器件能够在多种选择中支持IP重用 ?
·哪些FPGA技术能够最大限度的降低成本,提高性能 ?
SoC FPGA的关键点
业界集成FPGA和CPU系统在第一个十年发展中既有成功也有失败。最初的SoC FPGA在商业上并不是很成功,而 FPGA中的软核 CPU得到了广泛应用,这表明市场对FPGA和CPU技术集成有基本的需求。各种新的因素改变了业界环境,导致关键点的出现,SoC FPGA将在市场上获得非常广泛的应用。
推动业界这一关键点出现的关键因素包括: 计算功效 、FPGA过渡到前沿工艺技术 、FPGA在嵌入式系统中的应用、摩尔定律的经济现实 、CPU在体系结构上的增强。
计算功效
计算的发展趋势是并行处理,近期集中在处理器从高成本的单核处理发展到多核实现上。在提高计算性能的同时降低功耗,这促使人们采用FPGA逻辑作为CPU的硬件加速器。
一个 SoC FPGA系统提高了功效,实现了灵活的软件划分。SoC FPGA支持数百路数据信号连接不同的功能区,实现每秒100-gigabits (Gbps)带宽,甚至更大的带宽,其延时在纳秒级,性能和延时比分立器件要高几个数量级。而且,单个集成平台支持存储器控制器的共享,宽带存储器可以访问硬件加速器。
性能的提高以及存储器访问功能支持采用 FPGA来实现功能更强的加速器,以满足各种各样的计算要求。由于硬件加速器在功效上要比 CPU高 1,000多倍,因此,与简单的多核并行方法相比,采用 SoC FPGA进行设计是实现高功效计算较好的方法。
FPGA过渡到前沿工艺技术
在 2000年,最新的 FPGA采用了 130-nm工艺技术进行开发,而目前的 CPU采用的是90-nm工艺技术。由于有更高级的 CPU,因此,第一代 SoC FPGA的推出有些滞后。然而,当今的前沿 FPGA采用 28-nm工艺技术,相对而言只有很少的商用 CPU或者ASSP使用了这一工艺技术,当然在今后有可能使用该技术。FPGA在工艺技术上的优势明显增强了这些集成器件的市场潜力,供应商也倾向于在这方面加大投入,这是因为设计人员不需要在 CPU性能上作出牺牲,如图1所示。
FPGA在嵌入式系统中的应用
在2000年,对于大部分嵌入式系统应用,FPGA还是相对比较昂贵的器件,结果,与相应的 CPLD或者 PAL相比,其应用相对较少。然而,在过去十年中,基于 SRAM的 FPGA在降低成本上超越了CMOS,由此,EE Times年度嵌入式调查表明,接近50%的嵌入式系统采用了FPGA。SoC FPGA最显著的优势是成本比分立器件低很多,芯片供应商有很大的市场机会来获得投资回报。
摩尔定律的经济现实
摩尔定律显得越来越“昂贵”。开发高级 CMOS半导体的制造设施成本大约在60亿到10亿美元。由于需要4千万美元的成本来开发新半导体器件,因此,在典型的利润模型中,半导体器件应能够获得 1亿美元的毛利润,20%的收益要花在研发上。典型的毛利润是50%时,企业至少要占据2亿美元的市场份额。除了消费类电子、移动电话和 PC之外,很少有能够达到这一规模的应用市场,因此,单一目的或者固定功能的器件很难获得投资回报。在今后的工艺技术中,高级半导体的成本会越来越高,这一成本结构使得开发固定功能半导体器件很难获得较好的经济回报,这表明在可编程逻辑技术上的投入会越来越多,而专用 ASSP和CPU等固定功能器件的投入会越来越少。SoC FPGA有潜力应用于很多市场领域,将会获得更多的投入。
CPU在体系结构上的增强
嵌入式处理这一术语涵盖了多种应用,从对成本非常敏感的4位处理器到非常复杂的多核64位处理器。相似的,这种广泛的应用一直支持各种类型的处理器、操作系统和软件供应商。与 2000年相比,这种广泛性在2011年表现出很大的不同。对于其规模和多样性而言,嵌入式市
SoC FPGA 硬核 IP 嵌入式系统 Altera 相关文章:
- IP核在SoC设计中的接口技术 (08-06)
- 视频跟踪算法在Davinci SOC上的实现与优化(10-06)
- 基于赛灵思Spartan-3A DSP的安全视频分析(02-17)
- Linux下Sniffer程序的实现(06-12)
- linux操作系统下的进程通信设计(01-24)
- 基于S3C44B0X和uClinux的Socket通信实现(02-28)