80C51单片机上电复位和复位延时的时序分析

80C51单片机的上电复位POR（Power On Reset）实质上就是上电延时复位，也就是在上电延时期间把单片机锁定在复位状态上。为什么在每次单片机接通电源时，都需要加入一定的延迟时间呢？分析如下。

1 上电复位时序

在单片机及其应用电路每次上电的过程中，由于电源回路中通常存在一些容量大小不等的滤波电容，使得单片机芯片在其电源引脚VCC和VSS之间所感受到的电源电压值VDD，是从低到高逐渐上升的。该过程所持续的时间一般为1～100 ms（记作taddrise）。上电延时taddrise的定义是电源电压从10% VDD上升到90% VDD所需的时间，如图1所示。

图1 上电延时taddrise和起振延时tosc实测结果

在单片机电源电压上升到适合内部振荡电路运行的范围并且稳定下来之后，时钟振荡器开始了启动过程（具体包括偏置、起振、锁定和稳定几个过程）。该过程所持续的时间一般为1～50 ms（记作tosc）。起振延时tosc的定义是时钟振荡器输出信号的高电平达到Vih1所需的时间。从图1所示的实际测量图中也可以看得很清楚。这里的Vih1是单片机电气特性中的一个普通参数，代表XTAL1和RST引脚上的输入逻辑高电平。例如，对于常见的单片机型号AT89C51和AT89S51，厂家给出的Vih1值为0.7VDD～VDD+0.5 V。

从理论上讲，单片机每次上电复位所需的最短延时应该不小于treset。这里，treset等于上电延时taddrise与起振延时tosc之和，如图1所示。从实际上讲，延迟一个treset往往还不够，不能够保障单片机有一个良好的工作开端。

在单片机每次初始加电时，首先投入工作的功能部件是复位电路。复位电路把单片机锁定在复位状态上并且维持一个延时（记作TRST），以便给予电源电压从上升到稳定的一个等待时间；在电源电压稳定之后，再插入一个延时，给予时钟振荡器从起振到稳定的一个等待时间；在单片机开始进入运行状态之前，还要至少推迟2个机器周期的延时，如图2所示。

图2 复位信号释放的时机

2 上电复位电路3款

上述一系列的延时，都是利用在单片机RST引脚上外接一个RC支路的充电时间而形成的。典型复位电路如图3（a）所示，其中的阻容值是原始手册中提供的。在经历了一系列延时之后，单片机才开始按照时钟源的工作频率，进入到正常的程序运行状态。从图2所示的实测曲线中可以同时看到4条曲线： VDD、Vrst、XTAL2和ALE。在电源电压以及振荡器输出信号稳定之后，又等待了一段较长的延时才释放RST信号，使得CPU脱离复位锁定状态；而RST信号一旦被释放，立刻在ALE引脚上就可检测到持续的脉冲信号。

图3 上电复位延时电路

由于标准80C51的复位逻辑相对简单，复位源只有RST一个（相对新型单片机来说，复位源比较单一），因此各种原因所导致的复位活动以及复位状态的进入，都要依靠在外接引脚RST上施加一定时间宽度的高电平信号来实现。

标准80C51不仅复位源比较单一，而且还没有设计内部上电复位的延时功能，因此必须借助于外接阻容支路来增加延时环节，如图3(a)所示。其实，外接电阻R还是可以省略的，理由是一些CMOS单片机芯片内部存在一个现成的下拉电阻Rrst。例如，AT89系列的Rrst阻值约为50～200 kΩ；P89V51Rx2系列的Rrst阻值约为40～225 kΩ，如图4所示。因此，在图3(a)基础上，上电复位延时电路还可以精简为图3(b)所示的简化电路（其中电容C的容量也相应减小了）。

图4 复位引脚RST内部电路

在每次单片机断电之后，须使延时电容C上的电荷立刻放掉，以便为随后可能在很短的时间内再次加电作好准备。否则，在断电后C还没有充分放电的情况下，如果很快又加电，那么RC支路就失去了它应有的延迟功能。因此，在图3(a)的基础上添加一个放电二极管D，上电复位延时电路就变成了如图3(c)所示的改进电路。也就是说，只有RC支路的充电过程对电路是有用的，放电过程不仅无用，而且会带来潜在的危害。于是附加一个放电二极管D来大力缩短放电持续时间，以便消除隐患。二极管D只有在单片机断电的瞬间（即VCC趋近于0 V，可以看作VCC对地短路）正向导通，平时一直处于反偏截止状态。

3 上电复位失败的2种案例分析

假如上电复位延迟时间不够或者根本没有延时过程，则单片机可能面临以下2种危险，从而导致CPU开始执行程序时没有一个良好的初始化，甚至陷入错乱状态。

① 在时钟振荡器输出的时钟脉冲还没有稳定，甚至还没有起振之前，就因释放RST信号的锁定状态而放纵CPU开始执行程序。这将会导致程序计数器PC中首次抓取的地址码很可能是0000H之外的随机值，进而引导CPU陷入混乱状态。参考图5所示的实测信号曲线。

图5 在时钟未稳定前释放RST的情况