一种基于Modelsim FLI接口的协同仿真技术

生驱动。因此，这些变量(out1和out2)除了要找到对应的输出信号外，还要驱动这些信号。对信号的驱动可以通过调用mti_CreateDriver函数来实现。该函数的定义为:

　　mtiDriverIdT mti_CreateDriver(mtiSignalIdT sig)；

　　由于这些变量一般只用于对外驱动，因此可以简单写成下面的形式:

　　ip.out1 = mti+ CreateDriver(mti_FindPort(ports,"out1"))；

　　C.调用mti_ScheduleDriver函数，设置输出信号的初始状态。mti_ScheduleDriver函数的定义为:

　　void mti_ScheduIeDriver(mtiDriverIdT driver,long value,mtiDelayT delay,mtiDriverModeT mode)；

　　其中，driver是输出信号对应的变量名，如ip.out1和ip.out2；value是要设置(驱动)的值，如高电平('1'，对应value为3)、低电平('0'，对应value为2)、高阻('z'，对应value为4)、未赋值('U'，对应value为0)等等；delay是从当前时间开始到把信号驱动成给定值(value)的等待时间，单位与仿真器当前使用的最小时间单位相同；mode为信号模式，有两个值可供选择:MTI_INERTIAL或者是MTI_TRANSPORT，分别对应于标准VHDL语言的INERTIAL和TRANSPORT。例如，设置信号out1的初始状态为低电平:

　　mti_ScheduleDriver(ip.out1,2,0,MTI_INERTIAL)；

　　d.设置在仿真器重新仿真(运行命令restart)或退出仿真(运行命令quit-sim)等情况下调用的函数。这一部分主要是为了释放内存或者保存当前状态等。以restart为例，假设在程序中用malloc申请了存储空间buf，在仿真器"restart"时需要释放，就可以用以下的函数调用来注册:

　　mti_AddRestartCB(free,buf)；

　　注册后，当仿真器运行命令restart时就会调用free(buf)。

　　其它一些函数可以参照modelsim的用户手册这里不再详述。

　　e.设置敏感表，给出在某些信号发生某些变化时(如时钟上升沿等)执行的函数。例如，在输入信号in1发生变化时，要执行函数in1_change(in1_change为用户定义好的函数)，可以这样定义:

　　processed proc；

　　proc=mti_CreateProcess("P_in 1 change",in1_

　　change，ip)；

　　mti_Sensitize(proc,ip.in1,MTI_EVENT)；

　　也就是说，先创建进程，然后设置敏感表。当满足敏感表的条件时，仿真器就会执行该进程。mti_CreateProcess函数的定义为:

　　mtiProcessldT mti_CreateProcess(char *name,mtiVoidFuncPtrT func,void * Param)；其中，name是将要在仿真器窗口中显示的名称；func是要执行的函数；后面的param是要传给func的参数。mti_Sensitize的定义为:

　　void mti_Sensitize(mtiProcessIdT proc,mtiSignalIdT sig,mtiProcessTriggerT when)；

　　其中，proc为调用mti_CreateProcess的返回值；sig为信号名，即VHDL文件的输入输出信号对应于C程序的变量；when可以取MTI_EVENT或者MTI_ACTIVE两种值。

　　4.3 C程序的编译

　　对Windows平台，采用的编译器是MicrosoftVisual C++，并用如下的命令进行编译:

　　cl -c -I app.c

　　link -dll -export: app.obj

　　 modeltech.lib

　　上面的是modelsim的安装目录，是c程序的初始化函数名，如我们给出的sim.c的sim_init。编译之后就可以生成.dll文件。

　　仿真向量是用c语言还是用HDL直接产生，要视设计者的应用而定，选取最简单的方式。在大多数情况下，用c语言和HDL联合生成测试向量会更方便些。

　　5 结论

　　利用Moelsim的FLI功能，用c语言对所设计的模型进行功能验证，可以加大验证代码的覆盖率，减少验证代码的复杂度，加快验证的速度，缩短设计周期，可以更好的验证系统的通用性。另外，Modelsim的FLI功能使硬件描述语言(Verilog，VHDL)与c语言紧密结合在一起，为设计人员提供了更广阔的验证平台，更方便的验证方法。