支持Flash的单板计算机嵌入式系统

，控制信号根据EBC总线的定义选择RD和WR。PSD与CPU数据总线为8位，地址和数据无复用，未使用ALE信号。

在设计阶段所做的设置较多，首先，定义电路中所使用的引脚。定义其名字、引脚是CPLD的输入还是输出，或是CPU的I/O;同时还要配置该引脚是组合逻辑还是时序逻辑;定义页寄存器的使用。系统中EBC的地址信号线足够多，因此将页寄存器作为PLD的输入信号;定义PSD器件内部存储器、寄存器的地址映射以及片选信号的逻辑表达式。因为本系统使用512 KB的主Flash存放启动代码，因此，其地址空间被定义在0xFFF80000～0xFFFFFFFF(BSP中定义)。实际电路设计时，为了简化设计，只使用20根地址信号线。因此，将主Flash地址定义在0x80000～0xFFFFF。则片选fs0在0x80000～0x8FFFF，则片选 fs1在0x90000～0x9FFFF。以此类推片选fs2～fs7的地址空间。其他的存储空间可分配在0x00000～0x7FFFF。片选信号的逻辑表达式为将EBC总线片选0取反;定义输出信号以及内部节点信号的逻辑。这实际上就是完成CPLD功能的设计。

附加定义中可设置安全位、用户代码、设置页保护。如果设置安全位，所有编程工具将不能访问PSD的内容。用户代码用于版本管理。对于具有保护功能的页， CPU就只能对其进行读操作(通过JTAG口或编程器改变其内容)。适配是检查器件是否能满足上述的各种配置，同时产生相应的报告文件。启动代码 bootrom.hex文件和上述的各种配置融合为一个.obj文件。设计中需要注意：bootrom映像文件不能太大(不能超过512 KB);主Flash的8个页都要指向同一个映像文件;映像文件的名字bootrom.hex最好改为不是以hex为后缀(如改为bootrom.a)，否则会出错。将生成的.obj文件烧写到器件内部。正确完成上述流程就可调试程序。

6 结论

从PSD835的数据手册可知，该器件主要是应用于16位的单片机系统。以此为基础实现的CPCI单板计算机已成功应用于某航载数据采集分析记录仪。