微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > Altera 选择赛普拉斯的高容量QDR?II 和 QDRII+ SRAM器件用于28 纳米 Stratix V FPGA 开发套件

Altera 选择赛普拉斯的高容量QDR?II 和 QDRII+ SRAM器件用于28 纳米 Stratix V FPGA 开发套件

时间:10-24 来源:互联网 点击:

2011 年 10 月 24日,北京讯,加州圣何塞讯——SRAM 领域的业界领先者赛普拉斯半导体公司(纳斯达克股票代码:CY)日前宣布,Altera 已在其 28 纳米 Stratix? V GX FPGA 开发套件中选用赛普拉斯的 Quad Data Rate? II (QDR?II) 和 QDRII+ SRAM。赛普拉斯 SRAM 使 Stratix V FPGA 开发套件能够实现高达 100 Gbps 的线路速率。

Stratix V GX FPGA 开发套件可提供完整的设计环境,有助于启动 Altera 高性能 28 纳米 FPGA 的开发工作,从而充分满足诸如网络线路卡、高级 LTE 基站、高端射频卡和军用雷达等各种不同应用的需求。该套件可帮助设计人员采用最新协议 (PCIe? Gen3) 和存储器子系统(包括 DDR3、QDRII 和 QDRII+ 等)开发并测试 Stratix V GX FPGA。Stratix V GX FPGA 开发板上 4.5-MB 的 QDRII+ 存储器可通过器件的硬存储器控制器连接到 FPGA,从而实现最高性能和最低延迟。如欲了解有关 Stratix V 系列的更多详情,敬请访问网址:www.altera.com/stratixv。

QDRII+ 器件采用 On-Die Termination (ODT) 技术,不仅能显著提高信号完整性,降低系统成本,而且还消除了采用外部终端电阻的麻烦,从而可大幅节省板卡空间。上述器件的容量高达 144 Mbit,速率则达 550 MHz。如果选择可选的突发为 4,则 144-Mbit QDRII+ 能实现每秒 5.5 亿次的事务处理,工作循环延迟为 2.5;如果突发为 2,则每秒能实现高达 6.66 亿次的事务处理,达到目前业界最高的存储器接口性能。65 纳米的 SRAM 理想适用于众多网络应用,如核心和边缘路由器、固定和模块化以太网交换机、3G 基站和安全路由器等。此外,上述器件还可显著提升医疗成像和军用信号处理系统的性能。

Altera 负责高端产品业务的高级市场经理 Bernhard Friebe 指出:“赛普拉斯的 QDRII 和 QDRII+ 可提供目前高性能网络解决方案所需的高速度、高容量和低延迟性能。我们的 Stratix V FPGA 可支持诸如 QDRII 和 QDRII+ 等最新存储器技术,能帮助客户最大限度地实现其终端系统的能力。”

赛普拉斯同步 SRAM 业务部的高级总监 Sudhir Gopalswamy 指出:“Stratix V FPGA 可将网络性能逐步提升到前所未有的全新高度。我们非常高兴能推出高性能的存储器技术,帮助客户充分利用技术进步带来的优势。”

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top