单片机时钟芯片DS12887的应用

DS12887是美国达接斯半导体公司（Dallas）最新推出的串行接口实时时钟芯片,采用CMOS技术制成,具有内部晶振和时钟芯片备份锂电池,同时它与目前IBM AT计算机常用的时钟芯片MC146818B和DS1287管脚兼容,可直接替换。它所提供的世纪字节在位置32h,世纪寄存器32h到2000年1月1日将从19递增到20。

采用DS12887芯片设计的时钟电路无需任何外围电路和器件,并具有良好的微机接口。DS12887芯片具有微功耗,外围接口简单,精度高,工作稳定可靠等优点,可广泛用于各种需要较高精度的实时时钟系统中。

DS12887主要功能简介

（1）内含一个锂电池,断电后运行十年以上不丢失数据。

（2）计秒,分,时,天,星期,日,月,年,并有闰年补尝功能。

（3）二进制数码或BCD码表示时间,日历和定闹。

（4）12小时或24小时制,12小时时钟模式带有PM和AM指示,有夏令时功能。

（5）Motorola和Intel总线时序选择。

（6）有128个字节RAM单元与软件接口,其中14个字节作为时钟和控制寄存器,114字节为通用RAM,所有RAM单元数据都具有掉电保护功能。

（7）可编程方波信号输出。

（8）中断信号输出（IRQ）和总线兼容,定闹中断,周期性中断、时钟更新周期结束中断可分别由软件屏蔽,也可分别进行测试。

原理及引脚说明

DS12887内部由振荡电路,分频电路,周期中断/方波选择电路,14字节时钟和控制单元,114字节用户非易失RAM,十进制/二进制累加器,总线接口电路,电源开关写保护单元和内部锂电池等部分组成。DS12887引脚分配如图1：

Vcc：直流电源+5V电压。当5V电压在正常范围内时,数据可读写;当Vcc低于4.25V,读写被禁止,计时功能仍继续;当Vcc下降到3V以下时,RAM和计时器供电被切换到内部锂电池。

MOT（模式选择）：MOT引脚接到Vcc时,选择MOTOROLA时序,当接到GND时,选择Intel时序。

SQW（方波信号输出）：SQW引脚能从实时钟内部15级分频器的13个抽头中选择一个作为输出信号,其输出频率可通过对寄存器A编程改变。

AD0-AD7（双向地址/数据复用线）：总线接口,可与Motorola微机系列和Intel微机系列接口。

AS（地址选通输入）：用于实现信号分离,在AD/ALE的下降沿把地址锁入DS12887。

DS（数据选通或读输入）：DS/RD引脚有两种操作模式,取决于MOT引脚的电平,当使用Motorola时序时,DS是一正脉冲,出现在总线周期的后段,称为数据选通;在读周期,DS指示DS12887驱动双向总线的时刻;在写周期,DS的后沿使DS12887锁存写数据。选择Intel时序时,DS称作（RD）,RD与典型存贮器的允许信号（OE）的定义相同。

R/W（读/写输入）：R/W引脚也有两种操作模式。选Motorola时序时,R/W是低电平信号时,指示当前周期是读或写周期,DS为高电平时,R/W高电平指示读周期,R/W信号一低电平信号,称为WR。在此模式下,R/W引脚与通用RAM的写允许信号（WE）的含义相同。

CS（片选输入）：在访问DS12887的总线周期内,片选信号必须保持为低。

IRQ（中断申请输入）：低电平有效,可作微处理的中断输入。没有中断的条件满足时,IRQ处于高阻态。IRQ线是漏极开路输入,要求外接上接电阻。

RESET（复位输出）：当该脚保持低电平时间大于200ms,保证DS12887有效复位。

内部功能

地址分配

DS12887的地址由114字节的用户RAM存放。10字节的存放实时时钟时间,日历和定闹RAM及用于控制和状态的4字节特殊寄存器组成,几乎所有的128个字节直接读写。

时间,日历和定闹单元

时间和日历信息通过读相应的内存字节来获取,时间,日历和定闹通过写相应的内存字节设置或初始化,其字节内容可以是二进制或BCD形式。时间可选择12小时制或24小时制,当选择12小时制时,小时字节的高门为逻辑“1”代表PM。时间,日历和定闹字节是双缓冲的,总是可访问的。每秒钟这10个字节走时1秒,检查一次定闹条件,如在更新时,读时间和日历可能引起错误,三个字节的定闹字节有两种使用方法。第一种,当定闹时间写入相应时,分,秒,定闹单元,在定允许闹位置高的条件下,定闹中断每天准时起动一次。第二种,在三个定闹字节中插入一个或多个不关心码。不关心码是任意从O0到FF的16进制数。当小时字节的不关心码位置位时,定闹为小时发生一次;同样,当小时和分钟定闹字节置不关心位时,每分钟定闹一次;当三个字节都置不关心位时,每秒中断一次。

非易失RAM

在DS1288中,114字节通用非易失RAM不专用一任何特殊功能,它们可被处理器程序用作非易失内存,在更新周期也可访问。

中断

RTC实时时钟加RAM向处理器提供三个独立的,自动的中断源。定闹中断的发生率可编程,从每秒一次到每天一次,周期性中断的发生率可从500ms到122s选择。更新结束中断用于向程序指示一个更新周期完成。中断