Zynq-7000 EPP 开启创新新纪元

加适合于 FPGA 应用。Rajagopalan 称：“AXI4 拥有存储映像版本和流版本。赛灵思推动着 ARM 的流定义，因为人们针对应用而开发的许多 IP (例如高带宽视频)均为流 IP。ARM 的产品没有这种流接口，因此他们选择与我们合作。”

Getman 称这款架构的另一个主要方面是赛灵思将一组有益的标准接口 IP 硬化到 Zynq-7000 EPP 芯片中。他说：“我们尽量选择应用更广泛的外设，例如 USB、以太网、SDIO、UART、SPI、I2C 和 GPIO 都是标准配置。但有一个例外，那就是我们还向该器件添加了 CAN。CAN 属于稍专业化的硬化核心之一，但它在以下两个主要目标市场中应用广泛：工业和汽车业。将其硬化在器件中只是 Zynq-7000 EPP 的又一个卖点。

在内存方面，Zynq-7000 器件提供了多达 512 KB 的二级缓存，由两个处理器共享。Getman 说：“Zynq-7000 EPP 器件具有 256 KB 的高速暂存区，这是处理器和 FPGA 都可以访问的共享内存。”

一个单独的多标准 DDR 控制器可支持三种类型的双倍数据速率内存。Rajagopalan 表示：“大多数 ASSP 的目标是特定细分市场，而我们的目标是 LPDDR2、DDR2 和 DDR3，因此用户可以根据自身需求在功率和性能之间作出权衡。这是一种多标准 DDR 控制器，而我们是最早提供类似控制器的公司之一。”

Zynq-7000 EPP 不仅是一种新器件，也是面向赛灵思的最新设计平台。该器件与开发板、软件、IP 和文档一起提供，以帮助客户迅速上手和运行。此外，该公司还将在未来几年中推广面向特定垂直市场和特定应用的 Zynq-7000 EPP 设计平台(包括板卡或子卡、IP 和文档)，以帮助设计团队加快产品上市速度。

赛灵思联盟计划成员和 ARM 联盟也将为客户提供丰富的 Zynq-7000 EPP 资源，包括主流操作系统、调试程序、IP、参考设计及其它学习和开发资料等。

除了创造出色的芯片和配套工具，赛灵思还为 Zynq-7000 EPP 精心提供了简单易用的设计和编程流程。

以处理器为中心的开发流程

Zynq-7000 EPP 依赖于一种常见的工具流，嵌入式软件和硬件工程师可利用这一工具流来执行开发、调试和实施任务。其方法与现在非常相似，即采用通过 Xilinx® ISE® 设计套装和第三方工具提供的常见嵌入式设计方法(图 2)。Getman 注意到，软件应用工程师能使用与在之前的设计中采用的相同开发工具。赛灵思为嵌入式软件应用项目提供了软件开发工具包(SDK，一种基于 Eclipse 的工具套装)。工程师还可以使用第三方开发环境，例如 ARM Development Studio 5 (DS-5™)、ARM RealView Development Suite (RVDS™) 或任何其它来自 ARM 体系的开发工具。

Linux 应用开发人员可以充分利用 Zynq-7000 器材中的两种 Cortex-A9 CPU 内核，来在对称多处理器模式下实现最高的性能。此外，他们还可以在单处理器或对称多处理器模式下运行的 Linux 系统(一种实时操作系统 (RTOS)，包括 VxWorks 等)中设置 CPU 内核，也可以在二者中同时设置。为了支持快速开始软件开发，赛灵思为客户提供了开源的 Linux 驱动程序和裸机驱动程序，适用于所有外围处理设备(USB、以太网、SDIO、UART、CAN、SPI、I2C 和 GPIO)。赛灵思和 ARM 合作伙伴生态系统还提供了全面支持的 OS/RTOS 板卡支持套件，以及中间件和应用软件。

与此同时，ISE 设计套装中的硬件设计流程与嵌入式处理器设计流程相似，并为可扩展式处理平台增加了一些新步骤。处理子系统是一个拥有整套通用外围设备的完整的双核系统。硬件设计师可以通过在可编程逻辑中为处理子系统连接更多软 IP 外围设备，来扩展其处理能力。硬件开发工具 Xilinx Platform Studio 实现了许多常用硬件开发步骤的自动化，还能协助设计师优化器件引脚。Getman 介绍说：“我们还为 ISE 增加了一些对硬件断点和交叉触发进行共同调试的功能。对我们来说，最重要的是要为软件开发人员和硬件设计师们提供舒适的开发环境。”

一种妥善的编程方法

在赛灵思的产品中，用户可以配置可编程逻辑，并通过 AXI “互连”模块将其连接到 ARM 内核，以扩展处理器系统的性能和功能范围。赛灵思和 ARM 合作伙伴生态系统提供了大量的软 AMBA 接口 IP 内核，供设计人员在 FPGA 可编程逻辑中使用。设计人员可以用它们来构建其目标应用所需的任何自定义功能。器件使用的是与 7 系列 FPGA 相同的常见可编程逻辑结构，所以设计人员可以加载一个单独的静态可编程逻辑配置、多个配置甚至采用部分配置技术，来支持器件按需即时对可编程逻辑功能进