一种视频处理系统设计与实现

1 引言

在视频处理领域，由于处理的数据量大，算法复杂度高，使得处理的实时性成为难题。如果使用专门的视频算法器件，在保证实时性的同时却使系统的灵活性大大降低。tms320dm642是TI公司C6000系列DSP总最新的定点DSP，其核心是C6416型高性能数字信号处理器，具有极强的处理性能，高度的灵活性和可编程性，同时外围集成了非常完整的音频、视频和网络通信等设备及接口，特别适用于机器视觉、医学成像、网络视频监控、数字广播以及基于数字视频/图像处理的消费类电子产品等高速DSP应用领域。笔者针对市场客户的需求，设计并实现了一款以TVP5150为视频输入解码器，以PCM1801为音频输入采集电路，以TMS320DM642型DSP为核心处理器的多路视频采集兼压缩处理PCI板卡，并将其应用于构建高稳定性、高鲁棒性和多媒体数字监控系统，取得了较好的社会效益和经济效益。

2 系统设计方案

2.1 系统的硬件结构

图1给出系统的结构框图。以DM642为核心，DM642的最高时钟频率为720MHz，最大处理能力为5760MIPS。DM642基于C64x内核，采用了增强型超长指令字结构，集成了8个独立的功能单元（6个32位的算术逻辑单元和2个32位的乘法单元）和64个32位的通用寄存器，在一个周期内可以完成4个16位的乘累加运算或者8个8位的乘累加运算。该芯片的片上外设也是相当的丰富，包括时钟高达133MB可与SDRAM、FLASH等外部存储芯片实现无缝链接的外围存储器接口（EMIF总线）；三个可配置的视频接口，同时支持三路视频输入或者输出，非常适合数字图像和视频处理；一个10/100Mit/s的以太网接口；十六个通用输入输出口GPIO，以及I2C、PCI和HPI等众多协议接口。

2.2 系统电源设计

DSP（digital signal processor）是一种独特的微处理器，是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号，转换为0或1的数字信号。再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。

DSP系统电源设计模块是关键，高精度的供电才能保证系统正常工作。系统采用5 V电源驱动2个MOSFET的DC—DC调整器（TPS54310）分别供给DSP的核心电压CVDD（1.4V）和外围电压DVDD（3.3 V）。在3.3 V和1.4 V电源之间连接肖特基二极管，保证DM642内核和外部端口同时供电。TI公司的TPS543lO的输出精度是1％，完全满足DSP工作要求。

2.3 视频输入与输出

DM642集成有3个视频（Video Port，VP）口，每个视频口是由20 bit数据线、2个时钟信号VPxCLK0（输入）和VPx-CLKl（输入／输出）、3个控制信号VPxCTL0、VPxCTLl和VPx-CTL2组成。时钟信号作为视频源的时钟信号输入／输出，控制信号作为视频源的同步信号输入／输出（行同步、帧同步、场标志，视频采集使能等）。每个视频口被分为上（B）、下（A）2个通道，VP0的A通道与McBSPO复用，VPl的A通道与McB—SPl复用，VP0和VPl的B通道与McASP复用，VP2则为单功能引脚。每个视频口可被配置为视频输入口或视频输出口，但是上（B）、下（A）2个通道只能同时被配置为输入口，或同时被配置为输出口，不能一个通道配置为输入口，另一个通道配置为输出口。

系统将VP0和VPl配置成为单通道视频输入和McASP口，VP2配置成为单通路的视频输出口。VPO与VPl配置为单通道视频输入口时，VPxCLK0作为视频源的输入时钟，VPxCLK1未用。而VPxCTL0、VPxCTLl和VPxCTL2则分别作为视频源中的时基码控制。当CAPEN信号无效或在EAV和SAV时基码之间时，将不对视频数据流进行采样。BT.656视频数据流采集的起始、水平同步、垂直同步等，受输入信号CAPEN和视频通道控制寄存器VCxCTL（x=A、B）中的VCEN、EXC、HRST、VRST、FLDD等控制位组合控制。当配置为单通道视频输出口时，VPxCLK1作为视频源输出时钟，VPxCLK0作为输入时钟。而VPxCTL0、VPxCTLl和VPxCTL2分别作为输出视频的HSYNC／HBLNK／AVID/FLD、VSYNC／VBLNK／CSYNC／FLD、CBLKN/FLD。3个VP口均作为8位视频接口，使用lO位数据总线中的高8位，即VPxD[9：2]。系统的视频解码和视频编码器分别选用Philips公司的SAA7l13H和SAA7105H，图2给出视频解码和DM642的连接图。图3给出视频编码和DM642的连接图。

当SAA7105H工作在VGA输出时，其工作时钟的上升沿和下降沿都要接收数据，图3中VP2与SAA7105H的连接方式，只用到VP2的8位数据线，