浅谈增强并行口EPP的便携式数据采集系统应用

Clock1计数时间到后，发出一个脉冲，用来实现对D触发器的清零，使Gate0、Gate1变低，停止AD1671转换，完成一次系统的采集工作。

3 FIFO与EPP的接口电路

图5是EPP与IDT7202的接口电路

此电路是基于EPP1.9设计的。nDataSTB与nAddSTB组合产生nWait回送信号，实现连锁握手。方案中分别用数据读周期、地址读周期对1#FIFO、2#FIFO进行读取。EPP模式设定后，对FIFO存储器的读取非常简单。通过产生一个单I/O读指令到基址+4,EPP控制器就会产生所需的选通信号，用EPP数据读周期传送数据。对基址+3的I/O操作，可产生地址周期信号。

C语言指令如下：

读一个字节数据：Data=Inportb（Base_Addr+4）；

读一个字节地址： Data=Inportb（Base_Addr+3）；

实际应用中FIFO的存取时间达到ns 级，EPP的速度也接近ISA总线的速率。上述接口电路属于高频，电路设计要注意消除干扰。FIFO的读写信源应尽量靠近FIFO,没用到的数据输入端应接地或VCC等。