微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > VME总线原理概述

VME总线原理概述

时间:01-20 来源:互联网 点击:

VME总线原理及应用

VME(VersaModule Eurocard)总线是一种通用的计算机总线,结合了Motorola公司Versa总线的电气标准和在欧洲建立的Eurocard标准的机械形状因子,是一种开放式架构。它定义了一个在紧密耦合(closely coupled)硬件构架中可进行互连数据处理、数据存储和连接外围控制器件的系统。经过多年的改造升级,VME系统已经发展的非常完善,围绕其开发的产品遍及了工业控制、军用系统、航空航天、交通运输和医疗等领域。

VME的特点

VME的数据传输机制是异步的,有多个总线周期,地址宽度是16、24、32、40或64位,数据线路的宽度是8、16、24、32、64位,系统可以动态的选择它们。它的数据传输方式为异步方式,因此只受制于信号交换协议,而不依赖于系统时钟;其数据传输速率为0~500Mb/s;此外,还有Unaligned Data传输能力,误差纠正能力和自我诊断能力,用户可以定义I/O端口;其配有21个插卡插槽和多个背板,在军事应用中可以使用传导冷却模块。

VME结构

因为是两种标准的结合,那么VME系统也可以被看作是两个部分。一个部分是它的机械构架,此部分决定着VMEbus 系统背板、前置面板和嵌入板的尺寸大小;而令一部分则是功能构架,它定义了系统的运转流程。

1 VME的机械结构

VME机械构架中的主要部分为背板,是一个印刷电路板。它的大小有三种型号:3U(160mm ×100mm)、6U(160mm × 233mm)和9U(367 mm× 400mm)。根据VME64x标准,VME系统中有三种连接器,它们分别是P0/J0、P1/J1和 P2/J2,“P”和“J”分别代表了PLUG和JACK连接器。P1/J1和P2/J2连接器有96个管脚,排列成三排,每排32管脚;P0/J0连接器则有95个管脚。3U型背板只具有P1/J1或P2/J2连接器,而6U型背板则同时具有J1和J2连接器。

2 VME的功能结构

如图1所示,VME的功能构架可以说是由信号线,背板接口逻辑和功能模块所组成的。背板接口逻辑
的性能是由背板上的一些特性所左右的,比如信号线阻抗、传播时间、终端数值等等。它和信号线是系统各部分之间的纽带。功能模块则是执行具体任务的电路集合。其中,主要的模块叫做主设备(master),其决定着数据传输的顺序;根据主设备数据传输情况而动作的模块叫做从设备(slave),负责监控数据传输目标地址的模块被称为定位监控设备。此外,还有发出中断请求和处理中断请求的模块,判定和处理其他模块请求的仲裁模块。当然,还少不了发出时钟信号的模块和监控系统电源工作情况的模块。

图1 VME功能架构

这些模块虽然各有分工,但是要想集体配合,还需要总线的支持。VME系统的总线分为四大类:数据传输总线、数据传输仲裁总线、优先中断总线和通用总线。

数据传输总线是一个高速异步平行数据传输总线,能传输数据和地址信号。主设备、从设备、中断模块和中断处理模块通过其进行两两交换数据。另外两个模块,总线时钟(bus timer)和JACK 菊花链驱动器也通过数据传输总线参与数据处理工作。

数据传输仲裁总线是为确保在特定的时间内只有一个模块占用数据传输总线而设定的。工作在其上的请求模块和仲裁模块将负载协调各模块发出的指令。仲裁模块处于背板的第一个插槽内,决定哪个主设备将优先使用总线资源。具体的判定方法包括了优先权算法、round-robin算法和其他排序算法。优先权中断总线是处理各模块中断请求的总线。各种中断请求在VME中被分成了7个等级,根据等级的高低,它们依次对信号线进行中断工作。

最后一个总线是通用总线。所谓通用总线就是负责系统的一些基本工作,包括对时钟的控制、初始化、错误检测等任务的总线。它由两条时钟线、一个系统复位线、一个系统失效线、一个AC失效线和一个串行数据线构成。

各模块是以平行结构分布的,所有的数据和指令通过系统底层的4类总线进行传输,信号的模式是TTL电平信号。

VME总线家族

● VME64

随着周边技术的发展,VME系统的升级在所难免。于是在1995年,VME总线的新一代架构VME64脱颖而出。相对于传统的VME系统,VME64加大了传输带宽,拓展了地址空间和方便了板卡插拔。它将6U板的数据线宽和地址范围扩展到了64位,给3U板提供了32位和40位地址模块,传输带宽达到了80Mb/s,增加了总线锁定周期,增加了第一插槽探测功能,加入了对热插拔的支持。

● VME64 extension

VME64扩展集是1997通过的新标准,它又被称为VME64x。它增加了一个160管脚连接器系列(按5行排列),还在P1/J1和P2/J2之间加入了一个P0/J0 连接器,另外新增设了一个3.3V电源管脚。该系统新增的两个边缘总线循环则

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top