微波EDA网，见证研发工程师的成长！ 2025濠电姷鏁告慨鐑藉极閸涘﹥鍙忛柟缁㈠枟閸庡顭块懜闈涘缂佺嫏鍥х閻庢稒蓱鐏忣厼霉濠婂懎浜惧ǎ鍥э躬婵″爼宕熼鐐差瀴闂備礁鎲￠悷銉ф崲濮椻偓瀵鏁愭径濠勵吅闂佹寧绻傚Λ顓炍涢崟顓犵＜闁绘劦鍓欓崝銈嗙箾绾绡€鐎殿喖顭烽幃銏ゅ川婵犲嫮肖闂備礁鎲￠幐鍡涘川椤旂瓔鍟呯紓鍌氬€搁崐鐑芥嚄閼搁潧鍨旀い鎾卞灩閸ㄥ倿鏌涢锝嗙闁藉啰鍠栭弻鏇熺箾閻愵剚鐝曢梺绋款儏濡繈寮诲☉姘勃闁告挆鈧Σ鍫濐渻閵堝懘鐛滈柟鍑ゆ嫹04闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌ｉ鐐搭棞闁靛棙甯掗～婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻閻愮儤鍋嬮柣妯荤湽閳ь兛绶氬鎾閳╁啯鐝曢梻浣藉Г閿氭い锔诲枤缁辨棃寮撮姀鈾€鎷绘繛杈剧秬濞咃絿鏁☉銏＄厱闁哄啠鍋撴繛鑼枛閻涱噣寮介褎鏅濋梺闈涚墕濞诧絿绮径濠庢富闁靛牆妫涙晶閬嶆煕鐎ｎ剙浠遍柟顕嗙節婵＄兘鍩￠崒婊冨箺闂備礁鎼ú銊╁磻濞戙垹鐒垫い鎺嗗亾婵犫偓闁秴鐒垫い鎺嶈兌閸熸煡鏌熼崙銈嗗27闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌ｉ鐐搭棞闁靛棙甯掗～婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻閻愮儤鍋嬮柣妯荤湽閳ь兛绶氬鎾閳╁啯鐝栭梻渚€鈧偛鑻晶鎵磼椤曞棛鍒伴摶鏍归敐鍫燁仩妞ゆ梹娲熷娲偡閹殿喗鎲奸梺鑽ゅ枂閸庣敻骞冨鈧崺锟犲礃椤忓棴绱查梻浣虹帛閻熴垽宕戦幘缁樼厱闁靛ǹ鍎抽崺锝団偓娈垮枛椤攱淇婇幖浣哥厸闁稿本鐭花浠嬫⒒娴ｅ懙褰掑嫉椤掑倻鐭欓柟杈惧瘜閺佸倿鏌ㄩ悤鍌涘 闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌ｉ鐐搭棞闁靛棙甯掗～婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻閻愮儤鍋嬮柣妯荤湽閳ь兛绶氬鎾閻樻爠鍥ㄧ厱閻忕偛澧介悡顖氼熆鐟欏嫭绀€闁宠鍨块、娆戠磼閹惧墎绐楅梻浣告啞椤棝宕橀敐鍡欌偓娲倵楠炲灝鍔氭繛鑼█瀹曟垿骞橀懜闈涙瀭闂佸憡娲﹂崜娑㈡晬濞戙垺鈷戦柛娑樷看濞堟洖鈹戦悙璇ц含闁诡喕鍗抽、姘跺焵椤掆偓閻ｇ兘宕奸弴銊︽櫌婵犮垼娉涢鍡椻枍鐏炶В鏀介柣妯虹仛閺嗏晛鈹戦鑺ュ唉妤犵偛锕ュ鍕箛椤掑偊绱遍梻浣筋潐瀹曟﹢顢氳閺屻劑濡堕崱鏇犵畾闂侀潧鐗嗙€氼垶宕楀畝鍕厱婵炲棗绻戦ˉ銏℃叏婵犲懏顏犵紒杈ㄥ笒铻ｉ柤濮愬€ゅΣ顒勬⒒娴ｅ懙褰掓晝閵堝拑鑰块梺顒€绉撮悞鍨亜閹哄秷鍏岄柛鐔哥叀閺岀喖宕欓妶鍡楊伓闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌ｉ鐐搭棞闁靛棙甯掗～婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻閻愮儤鍋嬮柣妯荤湽閳ь兛绶氬鎾閳╁啯鐝栭梻渚€鈧偛鑻晶鎵磼椤曞棛鍒伴摶鏍归敐鍫燁仩妞ゆ梹娲熷娲偡閹殿喗鎲奸梺鑽ゅ枂閸庣敻骞冨鈧崺锟犲礃椤忓棴绱查梻浣虹帛閻熴垽宕戦幘缁樼厱闁靛ǹ鍎抽崺锝団偓娈垮枛椤攱淇婇幖浣哥厸闁稿本鐭花浠嬫⒒娴ｅ懙褰掑嫉椤掑倻鐭欓柟杈惧瘜閺佸倿鏌ㄩ悤鍌涘

利用高集成度时钟系统芯片代替传统分离时钟设计

时间：01-30 来源：互联网点击：

本文在讨论传统时钟设计面临的难点的基础上，引入了一种数模混合的高集成度的时钟系统芯片-Lattice ispClock Manager 5500系列。通过该芯片可以完成时钟的小数分频、倍频、移相、输入与输出多I/O标准的匹配与驱动、输出偏斜的灵活调整、时钟摆幅和上升斜率的调整、 JTAG在线系统编程等功能。

时钟是所有电子系统的心脏，其性能和稳定性直接决定着整个系统的性能。在数字系统中，一般推荐同步设计方案，时钟的沿驱动系统中的寄存器和其它相关器件。传统的数字时钟系统由晶振(OSC)、频率合成器(FS)或频率时序发生器(FTG)、时钟缓冲器等基本元器件构成，如图1所示。

图中晶振用于提供标准的时钟源。FS的工作原理有很多种，最常见的基于锁相环(PLL)和数字频合(DS)的频率合成器。FTG是零延时缓冲器 (ZDB)的扩展，可以生成弱相关的频率，为同步系统提供纷繁复杂的时钟。FS和FTG一般都集成了分频、倍频、移相等功能，一些器件还能完成小数分频功能。时钟缓冲器用以适配不同的I/O标准并驱动时钟信号，很多时钟缓冲器还具备时钟复制、分频、倍频和时钟沿精细调整功能。

图2：ispClock 5500芯片功能结构图

2. 低输出偏斜，其典型输出偏斜小于50ps，并可以完成ZDB功能。

3. 低抖动，其典型抖动的峰-峰值小于70ps。

4. 输入端共有两组，可以完成主备时钟源的切换。每组输入端都支持单端的LVTTL、LVCMOS、SSTL、HSTL或差分的LVDS、LVPECL、差分HSTL、差分SSTL等输入电平标准。内嵌高精度可编程匹配电阻，调整范围从40欧姆到70欧姆。

5. 最多可以达到独立的20路时钟输出，或者配对为10路差分时钟输出。具备20路时钟输出的芯片标号为ispClock 5520，另有一款具备10路独立输出的芯片为ispClock 5510，以满足用户的不同需求。时钟输出也支持单端的LVTTL、LVCMOS、SSTL、HSTL或差分的LVDS、LVPECL、差分HSTL、差分SSTL等输入电平标准。并内嵌高精度可编程匹配电阻，调整范围从40欧姆到70欧姆。

6. 高精度PLL，芯片内嵌一个完整的高精度、低噪声的PLL，配合5位数字分频器，可以完成高精度、低噪声的小数级频率变换。

7. 精确可编程移相。输出端的所有信号都可以单独进行相位调整，分为粗精度调整和高精度调整两种模式，调整幅度最大达到＋/－12ns，分16步调整，调整步幅最小为195ps。这一点非常重要，因为同步系统对时钟和数据的关系有严格的需求，时钟采样必须满足设置和保持时间，所以在时钟布线前往往需要根据 IBIS或者SPICE模型仿真，并在PCB上对时钟线进行等长锯齿绕线。且不论这个步骤如如何的烦琐，如果因为时序仿真不够精确或者设计修改，这时再想进行时钟的偏斜调整就非常困难，所以时钟的偏斜调整是时钟设计与调试中最令人头痛的事情之一。而这款芯片的“精确可编程移相”功能，将设计者从烦琐的时钟仿真、绕线等调整手段解放出来，使时钟的设计和调试简单易行。

8. 灵活的输出参数调整。每路时钟输出除了可以进行前面介绍的偏斜调整和电平标准匹配调整等功能外，还能进行时钟的摆幅，和时钟的上升斜率等参数的调整。调整时钟摆幅和沿斜率，使时钟系统在满足芯片要求的基础上可以有效的减少高频分量的辐射，降低单板的EMI，和时钟或数据通路的串扰。

9. 内置编程空间，可以存储最多4套不同的时钟配置方案，以满足多种时钟配置的灵活切换的需求。

10. 工作电压为2.5或3.3V。可以通过JTAG口编程和在线调试。

本文总结

通过对其结构功能的分析，可以清晰的看到该系列时钟芯片单片即可取代传统的由FS、FTG、时钟缓冲器、ZDB等众多分立器件组成的时钟系统解决方案。

该芯片使时钟的设计方法非常简便，用户界面良好，软件实现了所见即所得。通过Lattice提供的SOC系列设计软件ispPAC Designer(版本需3.0以上)，用户可以方便地通过图形界面设计时钟方案的参数，并可对完成配置的芯片进行仿真。最后通过JTAG口自动识别与下载配置。

上一篇：8031+PSD813实现在线编程
下一篇：68HC908JL16微控制器的应用

高集成度时钟时钟系统分离时钟相关文章：

鐏忓嫰顣舵稉鎾茬瑹閸╃顔勯弫娆戔柤閹恒劏宕�

栏目分类