基于8086 CPU 的单芯片计算机系统的设计

A 总线、EISA 总线等。ISA 总线是16 位的系统总线，其工作频率为8MHz，数据传输速率为16MB/s。EISA 是一种在ISA 总线基础上扩充的数据宽度为32 位的开放总线标准。最大传输速率可以达到33MB/s。但是由于I/O 速度比较低，这两种总线技术已经逐渐被淘汰。

AMBA 拥有众多第三方支持，在基于ARM 处理器内核的SoC 设计中，已经成为广泛支持的现有互联标准之一。2.0 版AMBA 标准定义了三组总线：AHB（AMBA 高性能总线）、ASB（AMBA 系统总线）、和APB（AMBA 外设总线）。AHB 的总线架构的相互连接采用了传统的带有主模块和从模块的共享总线模式，接口与互连功能分离，这对芯片上模块之间的互连具有重要意义。因此，本论文所选择的总线遵从AHB 总线传输的基本规范，并在此基础上针对8086CPU 的特点增加和修正了某些总线的接口。整个设计主要包括两方面的内容：AHB 和8086 传输时序的匹配；基于8086CPU 的总线接口的扩展设计。总线结构图如图3 所示。

3.2.2 传输时序的匹配

因为AHB 总线和CPU 的传输协议不同，所以需要匹配两个接口的时序，以保证CPU与其他外围IP 可以通过总线正常通信。相关接口控制信号如表1 所示。

接口模块首先根据MIO 信号判断访问的是存储器还是I/O 设备，如果是I/O 设备，当采样到READY 信号为高电平时，获取AHB 的总线控制权，与外围I/O 设备进行通信。设计的状态机如图4 所示。

T1：根据MIO 信号判断当前CPU 是否需要访问外围I/O。如果8086 处理器核访问的是存储器单元而不是AHB 总线上的设备（即MIO 为1），状态机则保持T1 状态，并且不向AHB 总线发出总线请求信号（即HBUSREQ 信号置为0）。MIO 为低电平则跳转到T2。

T2：状态机进入T2 状态后，向AHB 总线发出总线请求信号（即HBUSREQ 信号置为1），向AHB 总线仲裁器请求访问总线。同时检测READY 信号，当检测到READY 信号为高电平，即AHB 总线仲裁器把总线访问权限交给8086 处理器核，状态机在下个时钟上升沿进入T3 状态。反之，如果READY 一直为低电平，表示目前8086 CPU 要访问的AHB 总线上的从设备没有准备就绪，要求8086 处理器核插入等待状态，状态机一直保持T2 状态不变。

T3：CPU 通过AHB 总线与外围IP 进行通信，直至通信结束，返回到T1 状态。

8086 处理器核的读写信号受READY 信号控制，当READY 信号为高电平时，可进行数据的接收和发送，否则读写信号保持。READY 信号由AHB 总线上从设备传输完成信号HREADYIn、AHB 总线允许信号HGRANT 以及从设备应答信号HRESP 三者共同决定。而总线上的读写控制信号HWRITE 由组合逻辑产生。其产生过程伪码如表2 所示。

3.2.3 总线接口扩展

8086CPU 除了数据、地址总线以及读写和READY 等主要控制信号外，还有中断请求和应答以及外接DMA 设备的相关端口信号。而这些信号是标准AHB 总线所不具备的，因此还需要扩展总线接口以匹配8086 CPU。总线接口的扩展设计主要包括两部分：中断处理和DMA 数据通道。8086 CPU 关于中断和DMA 的端口信号如表4 所示。

系统总线在接收到外设的中断请求之后，会向CPU 提出中断申请，一旦接收到中断响应，要向外设传送中断响应信号，同时修改译码单元，选通该外设，保证在第二个中断响应期间能将中断类型号通过总线传送给CPU，使得CPU 能成功跳转到中断服务子程序。

DMA 控制器在执行数据传输时，需要掌握AHB 总线的控制权，向片上存储器或者总线上其他外设发出地址和控制信号，即相当于AMBA 的主设备；另一方面，在DMA 控制器启动工作之前，CPU 需要对其进行预处理操作，以使其按照特定的配置参数进行工作，在这个初始化阶段，CPU 是AHB 总线上的主设备，DMA 控制器属于从设备。基于DMA控制器的这种两面性，在总线设计中配备了专门的DMA 通道与其相匹配：CPU 正常工作时，

DMA 扮演从设备的角色，接受CPU 对其的初始化；利用HLDA 作仲裁信号，当CPU 响应外设DMA 请求时（即HLDA 为高电平），让出总线控制权给外设，利用DMA 数据通道传输数据，传输的协议同样遵从AMBA 协议。总线的时序控制模块状态如图5 所示。

3.3 存储单元的接口设计

存储器子系统包括一个RAM 和一个ROM，8086CPU 支持20 位地址总线，具有1M 字节存储空间，分为RAM 区和ROM 区。本文利用开发板的片上ROM 资源配置成16k*16 的格式作为存储器中的ROM 单元，采用DE2 开发板上的8M 的SDRAM 配置成256K*16 位总线格式代替存储器中的RAM 单元。

在各种随机存储器件中，SDRAM 的价格低，体积小，速度快，容量大，是比较理想的器件。但SDRAM 的控制逻辑比较复杂，对时序要求也十分