低功率MCU设计--创新技术实现

嵌入式市场迫切要求以更低的功耗实现更高的性能，这一需求现已扩展到大量便携式和墙上电源供电的应用中。为满足该需求，飞思卡尔始终致力于将低功耗设计扩展到更广的领域。最新推出的Kinetis(动力学)系列ARM Cortex-M4微控制器就是最新突破。2010年第四季度的数据抽样表明，Kinetis代表着基于ARM Cortex-M4新内核的首款适合广泛市场的混合信号MCU组合，同时也是业界扩展性能最强的ARM Cortex-M4 MCU的产品之一。多种硬件和软件兼容的MCU产品系列将提供卓越的性能和内存容量，其扩展性强，从采用超小QFN封装的50MHz、32KB闪存器件到带1MB闪存和工业用丰富外设集的150MHz器件均包括在内。低功耗在Kinetis MCU设计中发挥着核心作用。这从采用了飞思卡尔最新90纳米SG-TFS(分裂栅-薄膜存储器)工艺技术，以及大量具有省电功能的通用、专用外设上都可以反映出来。

创新的低功率技术

工艺技术是任何半导体产品的基本构建模块和决定MCU功耗的关键因素。除了能够提供超快访问速度、防止充电损失外，Kinetis MCU还是首款利用了飞思卡尔SG-TFS闪存技术优势的产品，该技术专门设计用来解决功耗敏感应用的需求。在设计SG-TFS位存储单元时，飞思卡尔在读取路径上使用快速、低电压的晶体管，从而将工作电压降到1.71V至3.6V这一较低的范围。在采用两个1.5V电池的应用中，一旦电压达到0.9V，电池寿命就会迅速缩短。这意味着与过去通常限制在2V甚至更高的MCU产品相比，1.71V的更低电压限制可以大大延长电池寿命。扩展的电压范围不仅适用于片上存储器：闪存、SRAM和飞思卡尔新的FlexMemory(可配置，耐用性强的EEPROM)，同时也适用于模拟外设，因而即使在功率曲线的较低端也能实现连续的信号测量和调节。允许高速切换的信号工作在较低电压(通常为1.2V)下，TFS的电压特性还有助于降低运行电流。由于运行电流与C*V2*f成比例，电压下降对有效电流的闪存组件非常有利。

必须具备的功率模式

在电池供电的大部分应用中，CPU将大部分时间用于功率降低或休眠模式。因此，非常关键的一点是微控制器提供了极具吸引力的电源模式、唤醒源和启动时间选择，以便设计人员能够优化外设活动和恢复时间来满足应用需求，并最大限度地使用现有的可用能源。飞思卡尔的处理方式是在Kinetis MCU中配置不少于10种的运行、等待和停止模式，同时还配有多个唤醒源(见图1和2)。每个运行模式都配有对应的等待和停止模式。飞思卡尔还推出了几款低漏电模式和新的低漏电唤醒单元(LLWU)，以满足最严格的功率预算。

工作在运行模式下时，CPU全速执行代码，可以实现低至200μA/MHz的功耗。对于不需要最大总线频率的时段，可以使用极低功率运行(VLPR)模式。这就把CPU频率限制在2MHz内，并将内部稳压器置于待机模式，同时还保持外设和低电压检测(LVD)的全部功能实现。在这种模式下，使用600μA至1mA范围的VLPR LDD可以节省大量功耗，具体情况则取决于MCU的性能、内存和外设配置。

等待模式和极低功率等待(VLPW)模式与它们对应的运行模式类似，但CPU会暂停，且闪存及FlexMemory编程不可用。外设中断启动后，MCU能够退出等待模式，执行预定的任务，然后迅速恢复为低功率状态。这最大限度地减少了那些常在活动状态和减少功率状态之间切换的应用的平均功耗。根据总线频率的不同，运行模式Idd可以节省30至60%的功耗。

许多停止模式提供状态保持和某些逻辑和/或内存的部分或全部断电。低漏电停止(LLS)模式是恢复时间为4μS的最低功率模式，可降低内部逻辑的电压，最大限度减少未使用的内部电路的漏电，并且IDD通常保持在1.2μA到7μA的范围内。极低漏电停止(VLLS)模式则更进了一步，它能切断内在逻辑以及有选择地切断RAM内存，从而减少未使用电路的漏电。每个VLLS模式的之间差异与RAM保留级别有关。在VLLS3模式中，保留全部RAM;在VLLS2模式中，保留部分RAM;在VLLS2模式中，则不会保留RAM，但有一个32字节的寄存器文件可以用于关键应用数据的保存。

Kinetis MCU的一个关键低功率组件是低漏电唤醒单元(LLWU)，它在所有低漏电停止模式中充当唤醒监控器。LLWU支持多达16个外部输入引脚(如下降沿、上升沿或任何转换都可以编程)和8个可由用户配置为唤醒事件的内部外设。在最低功率模式下，有几个唤醒源可供选择：如低功耗定时器、实时时钟、模拟比较器、触摸感应接口(TSI)和几个引脚中断。唤醒输入处于激活状态时，只要MCU进入LLS模式或任何VLLS模式它就会启动。

由于时钟消耗多达40%的 有效功率，Kinetis MCU给所有模块都采用可编程门