用FIFO实现高速模数转换器与TMS320C6000系列DSP的接口

时间：05-09 来源：互联网点击：

ｕｐ＋ｓｔｒｏｂｅ为１０ｎｓ，故不能满足时序要求，因此Ｓｅｔｕｐ和Ｓｔｒｏｂｅ这两个可编程参数若一个取１，另外一个必须大于等于２。而实际上，Ｓｅｔｕｐ和Ｓｔｒｏｂｅ可以都取１，其原因是Ｃ６２０５不论是连续存取还是单次存取操作，在存取第一个数时，ＥＭＩＦ会自动将最小建立时间设置为２。

而对于以后数据的读取，ＯＥ总是有效。现在主要考虑的是ＦＩＦＯ的访问时间应满足下式：

Ｈｏｌｄ＋Ｓｅｔｕｐ＋Ｓｔｒｏｂｅ ≥ｔＡｍａｘ＋ｔＳＵＥＤＶ－ＣＫ　ｍｉｎ

也就是说，一个完整的数据访问时间必须大于１２ｎｓ（８ｎｓ＋４ｎｓ），即Ｈｏｌｄ＋Ｓｅｔｕｐ＋Ｓｔｒｏｂｅ ≥３；要完成Ｃ６２０５的保持时间，必须满足下面两个公式：

ｔｄＣＫ－ＡＲＥＶ　ｍｉｎ＋ｔＡｍｉｎ ≥ ｔｈＣＫ－ＥＤＶ　ｍｉｎ

Ｈｏｌｄ ≥ｔｈＣＫ－ＥＤＶ　ｍｉｎ－ｔｄＣＫ－ＡＲＥＶ　ｍｉｎ－ｔＯＨＺｍｉｎ

当上边的式子满足条件时，－０．２＋２＞０．８。为了得到最小的Ｈｏｌｄ时间，此时Ｈｏｌｄ可以为０ｎｓ，也就是说，Ｈｏｌｄ可以被编程为０。

最后要满足的条件是时钟的高低时间。因为ＦＩＦＯ的时钟信号直接由ＡＲＥ产生，因此ＡＲＥ信号保持低电平的时间必须大于ＦＩＦＯ的时钟周期。即：

Ｓｔｒｏｂｅ ≥ｔＣＬＫＬｍｉｎ

Ｈｏｌｄ＋Ｓｅｔｕｐ ≥ｔＣＬＫＨｍｉｎ

Ｓｅｔｕｐ＋Ｓｔｒｏｂｅ＋Ｈｏｌｄ ≥ｔＣＬＫｍｉｎ

由以上七个式子可知，在２００ＭＨｚ的钟频率下，ＣＥｘＣＴＬ寄存器中Ｓｅｔｕｐ／Ｓｔｒｏｂｅ／Ｈｏｌｄ的值可以作如下设置：

Ｓｅｔｕｐ＝１，Ｓｔｒｏｂｅ＝１，Ｈｏｌｄ＝１；

此时，ＤＳＰ读取ＦＩＦＯ中数据的速度为６６．７ＭＨｚ。

４结论

ＦＩＦＯ在ＡＤＣ高速模数转换器与ＤＳＰ的通讯过程中起到了很好的数据缓冲作用，其标志位可被用来控制ＦＩＦＯ中数据的读取。如果选用内部时钟频率为１３３ＭＨｚ的ＳＮ７４Ｖ２×５－７系列ＦＩＦＯ，ＤＳＰ读取数据的速度可以达到１００ＭＨｚ。

栏目分类