微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 智能手机设计的两个关键因素

智能手机设计的两个关键因素

时间:08-09 来源:互联网 点击:

我们正处于PC机向移动便携设备过渡的时期,据预测到2015年,全球将会有超过46亿的移动用户,而75%的内容将会由用户自行产生,而视频也将100%达到高清。而计算设备也进一步的便携化,这带来了智能手机爆发式增长。

短短几年的时间,手机处理器工艺水平从90纳米提升到现在的28纳米,在工艺水平及主频方面都得到了突飞猛进的发展。除了手机处理器性能的提升,越来越多的计算由云端完成,这得益于3G甚至LTE网络的迅速发展。整个过程当中,处理器主频的提升给手机厂商的设计带来了很大的挑战,其中包括信号完整性的设计以及功耗的设计。在日前深圳会展中心由创意时代举办的“第五届手机创新设计大会”上,康佳集团设计验证主管尹志诚向与会专业观众分享了智能手机处理器“核战”下的硬件设计策略。


从功能机到智能机,如何提升信号完整性?


以下为演讲摘录:


为什么说在手机“核”军备竞赛的今天,手机设计最重要的两个关键因素,一个是信号完整性设计,另外是低功耗的设计?


以一个典型的双核智能手机技术架构为例,在这个技术架构里,在高速总线就有低功耗的DDR2、音视频处理的HDMI、显示和USB2.0,这些高速数据下在以前的功能机时代是无法去想象的。另外一个比较大的区别是射频端,整体来说智能手机射频的通讯制式更加集成,集成了多种通信制式,同时在连接端,进场连接端有蓝牙、WIFI、GPS。这一部分在以前功能手机的设计中是很简单的,只需要射频测试就能搞定的事情,但现在涉及到要有耦合和NFC的控制。


在电池部分,由于现在电池容量也越来越大,核心处理器对电池的要求也越来越多,功耗要求也越来越大。在这一部分,会要求到PDN电源网络合理分配的设计和压降的设计。

以前我们在功能机时代做设计比较简单,原理图出来之后直接画机,然后直接测试一下就可以通过了。但在目前智能机高速发展的时代,这种设计一定要基于仿真的主板设计。在原理图完成之后,首先要经过信号和PI的前仿真,通过分析通道阻抗匹配、拓扑结构,分析电源地层叠的分布,自动优化输出电容滤波方案的BOM清单,分析电源地平面结构划分。PCB设计完成以后,要经过SI/PI的后仿真,分析信号时域波形、电源实时噪声,分析信号与电源地之间干扰、电源地阻抗、谐振模式,自动优化电容滤波方案、消除谐振点,分析电源地平面、过孔等直流压降/电流密度,达到一个比较好的PCB设计性能,然后测试通过以后,整个产品才可以往下继续走。


在我们做仿真的过程当中,也有一些经验想跟大家做一些分享。像多层的BI电流回路,目前智能机一般是8层板到10层板,我列了8层板的回流路径。有两种方式解决:一种是在去耦电容与组IC在主板的不同侧面,只需要考虑到去耦电容和IC电流路径最短原则就可以了,只考虑到垂直过孔的回流路径。但事实上很多时候是在去耦电容和组IC在同一侧面,这时候更多是考虑内部走线的情况,就会比较复杂一点。从左IC的地过孔过来之后,经过PCP走线,最后要考虑电流的回路平面,电源和地过孔的数量匹配,通过去耦电容以后回到组IC,整个路程要分析这部分内容,走线的回流平面。


我们做过一个案例,在仿真前,这是一个典型的8层板,没有考虑到回流平面的案例。基本上第8层没有地平面和第5层没有地平面回流,所以效果非常差。经过改善以后,第4层可以为回流平面,第7层和第8层可以回流平面,这样效果可以大大改善。

增加待机时间,如何进行低功耗的设计


针对智能手机的耗电部分,我们做了一个用户的市场调查。发现现在智能手机跟显示相关的耗电基本上占去了40%左右,而处理器相关的耗电占去了将近22%。也就是说智能手机目前的耗电主要是在显示和处理两个部分,这也是最重要的两部分。现在智能手机使用时间都比较短,要改善待机时间就必须从这两部分出发。


我们目前基本上是采取两个策略:一个是多核的节电策略,怎么样保证高性能的同时又有一个低的功耗?首先是通过辅助一个核心去处理基本的通话、短信、听音乐的任务,然后到上网、玩游戏之类的要用单核。到多任务处理或者是更大一点的游戏,或者是高清视频播放的时候采用双核策略。多核的时候是更多任务的处理或更多任务的多线程处理的时候,比如玩游戏机级别的游戏的时候采用多核的方式,这样可以在实现高性能的同时能够降低功耗。


另外一种策略是在高主频的条件下,采用动态调频调压的简便策略。可以简单看一下,处理器的功耗基本上是和核心供电电压及频率主频是成正比。比如我们要降低处理器的功耗,就有必要在负载比较低的时候采用一个比较低的主频和电压。采用DVFS的策略,最重要的两部分,一个是CPU的负载要实时的记录、跟踪,还有CPU的性能预测模块,可以实时的监测预测到复杂的运行趋势,然后动态的调整它的时钟和电压部分。这是DVFS频率调整的过程,从高负荷到低负荷,通过锁频从高频率过渡到低频率,或者从低频率通过锁频过渡到高频率。在显示节能部分有两个策略,一个是CABC的节能,大家可以看一下这两个图,左边的图和右边的图在效果上基本上是一致的,但实际上右边图的功耗会比左边图的功耗大大降低,就是因为我们采用了CABC的技术。它通过实时的去识别显示的内容,去改变显示的Gamma,增加显示的透过率,同时降低背光幅度,达到同样的显示效果。如果这时候功率比较低,屏就比较亮。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top