嵌入式系统flash接口电路的实现

　　0引言

　　我们在进行嵌入式系统设计的过程中，根据需求，要设计出特定的嵌入式应用系统，而嵌入式应用系统的设计包含硬件系统设计和软件系统设计两个部分，并且这两部分设计是互相关联、密不可分的，嵌入式应用系统的设计经常需要在硬件和软件设计之间进行权衡与折中。因此，这就要求嵌入式系统设计者具有较深厚的硬件和软件基础，并具有熟练应用的能力。在整个设计过程中，硬件设计是系统设计的基础和核心，而各功能部件在整个设计中的调试又是该环节的重点和难点。本文详细介绍嵌入式系统Flash存储器的接口电路的调试。

　　1 Flash存储器接口电路的引脚信号及各项特性

　　1.1 Flash存储器接口电路的特点

　　Flash存储器是一种可在系统（In-System）中进行电擦写，掉电后信息不会丢失的存储器。它具有低功耗、大容量、擦写速度快、可整片或分扇区在系统编程（烧写）、擦除等特点，并且可由内部嵌入算法完成对芯片的操作，因而在各种嵌入式系统中得到了广泛的应用。作为一种非易失性存储器，Flash在系统中通常用于存放程序代码、常量表以及一些在系统掉电后需要保存的用户数据等。常用的Flash为8位或16位数据宽度，编程电压为单3.3V。主要有ATMEL、AMD、HYUNDAI等生产厂商，他们生产的同型器件一般具有相同的电气特性和封装形式，可通用。

　　1.2以HY57V641620为例的SDRAM接口电路的基本特性

　　本文以Flash存储器HY29LV160为例，简要描述一下Flash存储器的基本特性：

　　HY29LV160的单片存储容量为16M位（2M字节），工作电压为2.7V～3.6V，采用48脚TSOP封装或48脚FBGA封装，16位数据宽度，可以以8位（字节模式）或16位（字模式）数据宽度的方式工作。

　　HY29LV160仅需单3V电压即可完成在系统的编程与擦除操作，通过对其内部的命令寄存器写入标准的命令序列，可对Flash进行编程（烧写）、整片擦除、按扇区擦除以及其它操作。

　　HY29LV160的逻辑框图、引脚分布及信号描述分别如图1和表1所示：

　　图1 HY29LV160引脚分布（TSOP48封装）

　　表1 HY29LV160的引脚信号描述

　　1.3 以HY29LV160为例的Flash接口电路的使用方法

　　下面，我们使用HY29LV160来构建存储系统。由于ARM微处理器的体系结构支持8位/16位/32位的存储器系统，对应的可以构建8位、16位、32位的Flash存储器系统。32位的存储器系统具有较高的性能，而16位的存储器系统则在成本及功耗方面占有优势，而8位的存储器系统现在已经很少使用。下面主要介绍16位和32位的Flash存储器系统的构建。

　　1.3.1.16位的FLASH存储器系统

　　在大多数的系统中，选用一片16位的Flash存储器芯片（常见单片容量有1 MB 、2MB 、4MB 、8MB 等）构建16位Flash的存储系统已经足够，在此采用一片HY29LV160构建16位的Flash存储器系统，其存储容量为2MB。Flash存储器在系统中通常用于存放程序代码，系统上电或复位后从此处获取指令并开始执行，因此，应将存有程序代码的Flash存储器配置到ROM/SRAM/FLASH Bank0，即将S3C4510B的nRCS0>（Pin75）接至HY29LV160的CE＃端。

　　HY29LV160的RESET＃端接系统复位信号；

　　OE＃端接S3C4510B的nOE（Pin72）；

　　WE＃端S3C4510B的nWBE0>（Pin100）；

　　BYTE＃上拉，使HY29LV160工作在字模式（16位数据宽度）；

　　RY/BY#指示HY29LV160编程或擦除操作的工作状态，但其工作状态也可通过查询片内的相关寄存器来判断，因此可将该引脚悬空；

　　地址总线[A19～A0]与S3C4510B的地址总线[ADDR19～ADDR0]相连；

　　16位数据总线[DQ15~DQ0]与S3C4510B的低16位数据总线[XDATA15~XDATA0]相连。

　　注意此时应将S3C4510B的B0SIZE[1:0]置为“10”，选择ROM/SRAM/FLASH Bank0为16位工作方式。

　　1.3.2. 32位的FLASH存储器系统

　　作为一款32位的微处理器，为充分发挥S3C4510B的32性能优势，有的系统也采用两片16位数据宽度的Flash存储器芯片并联（或一片32位数据宽度的Flash存储器芯片）构建32位的Flash存储系统。其构建方式与16位的Flash存储器系统相似。

　　采用两片HY29LV16并联的方式构建32位的FLASH存储器系统，其中一片为高16位，另一片为低16位，将两片HY29LV16作为一个整体配置到ROM/SRAM/FLASH Bank0，即将S3C4510B的nRCS0>（Pin75）接至两片HY29LV16的CE＃端；

　　两片HY29LV160的RESET＃端接系统复位信号；

　　两片HY29LV160的OE＃端接S3C4510B的nOE（Pin72）；

　　低16位片的WE＃端接S3C4510B的nWBE0>（Pin100），高16位片的WE＃端接S3C4510B的nWBE2>（Pin102）；

　　两片HY29LV160的BYTE＃均上拉，使之均工作在字模式；

两片HY29LV160的地址总线[A19～A0]均与S3C4510B的地址总线[ADDR19～ADDR0]相连