基于Windows2000下的连续输出数据PCI卡设计
要保证PCF1536输出连续数据,就必须保证FIFO不会被读空。FIFO输出数据的同时,PC机必须及时补充数据。从上可知,整个FIFO存储器被分成A、B两部分,每部分容量均为192K×32位。下面分析当数据从存储器B部分读娶向存储器A部分写入时,读写FIFO存储器的时间关系,如图7所示。
假定PC机的中断延迟时间为TINT_LAT,PC机写满存储器A部分所用时间为TPCI,剩余时间为TREM;读完存储器B部分所用时间为TOUT。如PCF1536输出连续数据流,剩余时间TREM必须大于等于0。
TREM = TOUT-TINT_LAT-TPCI≥0 (1)
根据公式(1),有: TOUT-TINT_LAT-TPCI≥0 (2) TINT_LAT≤TOUT-TPCI (3)
PC机写满存储器A部分所用时间: TPCI=192KB×4/(132×1024)×1000≈5.68ms (4)
读完存储器B部分所用时间:
通过以上计算,在Windows2000操作系统的最大中断延迟不大于41.2ms的情况下,PCF1536能以16MB/s的传输率连续输出数据。
中断延迟决定了硬件产生的中断并得到PC机正确响应的最高频率。实际上,根据各种资料分析[3],虽然Windows2000操作系统的中断延迟会随着应用条件不同而差异很大;但可以肯定的是,其中断延迟远远小于41.2ms。
1.3 驱动器模块
驱动器模块由七个74LS245构成。每个74LS245能为8位数据(信号)提供驱动,其中四个74LS245用作32位数据线的驱动器,另外三个用作控制信号的驱动。每个74LS245的输出分别连接到16脚的插座。16脚插座中的8个脚接信号线,另外8个脚接地线,以提高输出信号的抗干扰能力。采用这种输出方式,PCF1536与外设之间可以用4m的排线连接而不会受明显干扰。
2 测试过程及测试结果
图 8是PCF1536卡的测试系统。计算机重复发送如下数据:0x20002000、0x32CF32CF、0x3E6F3E6F、0x3E6F3E6F、 0x32CF32CF、0x20002000、0x0D300D30、0x01900190、0x019-00190、0x0D300D30。以上10个数据实际上是对一个正弦波的10个均匀采样值。用示波器监视D/A转换器的输出。
在示波器上可以观测到:36路的D/A输出都是稳定的20kHz正弦波。该测试系统经过连续48小时运行,没有出现计算机死机和停止发送数据的现象。因此,结论显而易见:在Windows 2000操作系统下,PCF1536能以16MB/s的速度连续输出数据,它满足某些系统对连续数据流的要求。利用该测试系统,虽然不能准确测出 Windows2000的中断延迟到底有多大,但可以肯定:Windows2000的中断延迟远远小于41.2ms。
参考文献
1 PLX Technology,Inc. PCI9052 Data Book.V2.0, September 2001.www.plxtech.com.
2 AverLogic Technologies,Inc. AL422 Data Sheets. Jan 2001.www.averlogic.com.
3 李圣怡,戴一帆.Windows环境下软硬件接口技术.长沙:国防科技大学出版社,2001
- DSP核信号采集系统通讯接口设计(05-13)
- 用FIFO实现DSP间的双向并行异步通讯(08-15)
- 异步FIFO在FPGA与DSP通信中的运用 (03-22)
- 基于 DSP-dMAX 的嵌入式 FIFO 数据传输系统设计(04-11)
- 基于DSP-dMAX 的嵌入式 FIFO 数据传输系统设计(11-27)
- 基于DSP的嵌入式 FIFO 数据传输系统设计(02-19)