基于ADV202的嵌入式视频压缩系统设计
现的。
2.5 时钟信号的设计
本系统选用3片晶振,其中24.576MHz晶振提供SAA7113所需的外部时钟,LLC产生的 27MHz时钟输出信号提供给ADV202编码芯片使用;5V供电的。15MHz晶振提供给CPLD,并经过CPLD间接提供给DSP使用。从而解决 了不同电平之间的匹配问题,DSP内部锁相环使用×5模式(CLKMDO=CLKMDl=1),工作主频为75MHz;48MHz晶振提供 USBN9602所需的输入时钟。在电路板设计中,时钟信号应尽可能接近相应输入引脚。
2.6 电源及系统复位电路的设计
本系统需要四种电源供电:5V、3.3V、1.8V和1.5V。其中,5V由系统外部电源提供,3.3V、1.8V和1.5V由TI公司的电源芯片TPS767D301通过5V变换提供。TPS767D301可将5V的电源输入转换为3.3V的固定电源输出和1.5~5.5V的可变电源输出,同时产生CPLD的复位信号。
3 视频压缩系统软件设计
3.1 系统软件流程殛总体设计
本系统的软件设计主要分为DSP初始化程序(dspinit.c)、I2C器件SAA7113初始化程序(iic.c)、ADV202初始化程序(init202.c)、 DSP主控制程序(dspetl.c)以及uSB通讯软件的设计。些程序全部在DSP上完成。用C语言开发DSP程序可以缩短开发周期,提高程序开发的效率,也可以使程序的可读性、可移植性大大提高,并且能为系统的改进和升级换代带来极大的便利;对于C语言编写的代码,采用优化编译器生成高效率的汇编代码,可提高程序的运行速度,减少目标代码的度。故在系统软件的总体设计上,采取了以上方法。系统软件流程图如图4所示。
3.2 主要程序实现举例
ADV202初始化程序(init202.c)主要完成以下功能:
(1)校验和配置ADV202内部直接寄存器和间接寄存器;
(2)加载编码模式下ADV202所需的固件程序;
(3)对固件配置寄存器进行配置,设置其工作状态;
(4)检验应用程序ID;
(5)清除中断标记,使ADV202进入运行状态。
ADV202初始化流程图如图5所示。
本系统具有体积小、实时性好、压缩信号易恢复等优点,可以广泛应用于非线性编辑系统、远程闭路监视系统、视频信号采集系统、图像和视频档案系统、高质量视频会议系统等。随着ADV202的广泛应用,JPEG2000技术必将成为业界图像视频压缩的主流技术之一。
- DSP在JPEG视频压缩系统的应用(01-04)
- 一种MPEG4视频压缩和传输系统(10-29)
- 基于DSP的H.264编码器的设计与优化(01-19)
- JPEG2000核心算法的研究及DSP实现(05-23)
- 基于Blackfin561的JPEG2000压缩算法实现(03-23)
- 基于JPEG2000小波提升在DSP上的缓存管理(05-14)