关于除法电路
以3是很困难的,但是除以4对于硬件确实非常简单的。所以也许可以通过对1/4进行一些调整来达到1/3的目的。这显然是要在1/4上加一点什么,加什么呢?我突然想到了无穷级数:
1/4 1/16 1/64 .........
其无穷级数求和和刚好是1/3。这似乎就简单了。不就是1/4 +1/16 +1/64 + .........
有一件事情是可能的,我们不能求无穷的加和,但是如果我们只要整数位,那也许就不需要无穷的加完。
temp[14:0] = {number[7:0],6'd0} + {number[7:0],4'd0} + {number[7:0],2'd0} + number[7:0];
result1[7:0] = temp[14:8] + ((number[7]==1'b1 && number[6:0]!=7'd0)? temp[7] : temp[7]&temp[6]);
number是8bit被除数,temp是number若干(这里这用了前4个)移位值的和,但是我们明白,这是不精确的,所以对此和进行一些调整。调整的方向一定是加一点什么(因为我们少加了很多数),result1就是这个调整的逻辑。
从整体上看看这个逻辑:4个14位数的加法,一个选择逻辑和单bit加。逻辑不算太小(14bit加法电路还是不小的),但是也不算太大(毕竟就是4个加法)。时序由加法电路来限制,综合的好应该到百兆是没有问题的。
5)除数为5(3'b101)
1/5显然和1/4比较近。我们仍然可以比较方便的写出这个无穷级数来:
1 - 1/4 + 1/16 - 1/64 ...........
这个的和是4/5不是1/5,但是再除个4就好了(这很方便的)。
temp[13:0]={number[7:0],6'd0} - {number[7:0],4'd0} + {number[7:0],2'd0} - number[7:0] + number[7:2] - number[7:4];
result1[7:0] = temp[13:6] + temp[5];
result2[5:0] = result1[7:2];
temp是number的6个移位值的和,result1是调整后的值,result2是result/4的商。这个逻辑怎么要加6个值的和呢?其实就是近似问题,如果加的个数少,那么后面那个调整电路就会复杂些。
6)除数为7(3'b111)
这个和1/3其实是类似的,我就不赘述了。
7)除数为11(4'b1011)
这个有点烦,和11近的2^n是8或16,这个级数似乎不好找。但是我一觉醒来突然明白了一个事情:任何一个小数都是可以化为2进制表示的,而其2进制表示其实就是一个2^n的数列的和,只不过是换了一种形式吧了。
于是1/11就是0.0001011101 | 0001011101 | 0001011101 | ...........
temp[14:0] = {number[7:0],6'd0} + {number[7:0],4'd0} + {number[7:0],3'd0} + {number[7:0],2'd0} + number[7:0] + number[7:4];
result1[7:0] = temp[14:10] + (temp[9]&temp[8]&temp[7]&temp[6]);
精度仍然只取了前6个有效的(是1)的数,然后在result1上做了一些补足的调整。
8)总结:其实到这里我们就已经清除了一件事----所有除数固定的除法都可以用上述确定的过程来实现。具体说就是:第一,将除数n变成乘以1/n,然后用2进制来表示这个1/n。第二,根据被除数的位数来选取合适的1/n的有效位数。第三,再根据具体的结果做一些调整。
1/N取多少有效位合适,取决与被除数的范围(被除数较大,就要多取几位)、逻辑大小的控制(加法越多,可能你的门数和时序多要付出代价)、一级最后那个调整的复杂程度(总不能太复杂吧)。
好了,到这里就先告一段落吧,但是我仍然没有从根本上真正解决任意除法的问题。我心中的通看来还要持续。不知有谁能最终来替我排解。
- ESL综合解决方案提高DSP的设计效率,推动ASICS与FPGA器件发展(01-16)
- G.723.1算法在DSP上的优化(03-20)
- 皮肤流电响应监护系统与PC串口通信的设计(08-29)
- 多核DSP兼具ASIC和FPGA特性概述(03-28)
- 软件无线电设计中ASIC、FPGA和DSP的选择策略探讨(05-13)
- 在基带处理中使用串行RapidIO协议进行DSP互连(07-23)