基于Ｖｉｒｔｅｘ系列ＦＰＧＡ的可编程嵌入式信号

背板上主要包含1片XCV200PQ240FPGA、1片TMS320C40DSP、1片XC9536CPLD、1片EDI8L512SRAM(512K×32bit)、1片AT49020Flash2Mbit、DSP调试JTAG接口、FPGA调试X_Checker接口、CPLD调试JTAG接口、自行开发XPCI接口及5个独立DSP通信口。背板所有器件除DSP外均采用贴片封装、双面装焊，使得背板的尺寸较小(76mm×127mm×12mm)，DSP外围512K×32bitSRAM使得背板系统能够满足大部分应用程序的要求。2MbitFlash用于固化FPGA配置和DSP应用程序代码。背板系统既可以独立工作(Standalone方式)，也可以通过XPCI总线嵌入系统工作(Plug_in方式)。

背板系统以40MHz晶振输出作为时钟，C40DSP工作在40MHz时钟下，XCV200FPGA以40MHz时钟作为输入，在内部通过DDL电路可将内部工作时钟倍频到180MHz。DSP通过本地总线(LA0..30、LD0..31)以TTL兼容方式与FPGA接口，占用FPGA 65bit I/O资源;DSP通过本地总线对FPGA进行配置、参数设置及数据交换，实现软硬件之间的协同处理。

Virtex系列FPGA内部供电电压为2.5V，I/O通过VCCO和VREF控制实现与各种电平接口之间的兼容;与TTL兼容的VCCO控制电压为3.3V，VREF作为一般I/O使用;Virtex的I/O分组方式实现使得不同电平接口得以在同一芯片设计中共存。

背板通过168线XPCI总线与外部系统接口，XPCI总线主要包含三大部分：电源接口、FPGA的可编程I/O口、DSP接口。电源接口包括给DSP、CLPD、SRAM及其他TTL逻辑供电的5V电源，给XCV200PQ240等Virtex系列FPGA内部工作逻辑供电的2.5V电源，I/O接口供电电平VCCO和分组参考电平VREF(Bank0～Bank7FPGA可编程I/O接口主要提供了64个从Virtex系列FPGA引出的可编程I/O引脚，用于设计特定逻辑;DSP接口提供了TMS320C40DSP主总线接口、中断口和通信端口0及TCLK0和TCLK1，用于系统扩展及与用户程序之间的数据交换。

背板有丰富的配置及调试接口。Virtex系列FPGA在板上可实现三种配置方式：从串方式(通过Xlinx专用X_Checker接口)、JTAG方式(通过XPCI接口提供给用户)、Select_RAM方式(通过DSP和XC9536CPLD实现);DSP调试通过专用14芯JTAG接口完成;CPLD逻辑可通过标准JTAG电缆实时修改配置。DSP其他5个通信口通过5个IDC14插座输出，可根据系统实际需要选用。

3 基于Virtex系列FPGA的可编程嵌入式信号处理背板的调试

在信号处理背板制作完成之后，我们对背板进行了调试，并开发了一些背板专用配置程序。

在调试过程中我们使用了WhiteMount公司的CodeComposerDSP开发调试软件和Xilinx公司的Foundation2.1IFPGACPLD开发调试软件。为全面验证我们预期的设计效果，调试按以下过程进行：

(1)利用Foundation2.1I通过X_Checker接口向FPGA下载测试配置，FPGA响应结果正确。

(2)利用CodeComposer通过JTAG电缆对DSP内部RAM和外部SRAM进行测试，测试表明硬件设计正确。

(3)利用Foundation2.1I通过标准JTAG电缆对XC9536下载测试配置，CPLD响应结果正确。

(4)利用Foundation2.1I通过标准JTAG电缆对XC9536下载自行设计的FPGA专用配置，利用CodeComposer通过JTAG电缆对DSP加载专用配置程序，使得DSP完成对Flash烧录FPGA配置数据和DSP的Bootloader数据。

(5)脱离开发系统，背板上电通过Flash内的配置数据自行FPGA配置和DSP的Bootloader运行结果正确。

4 应用设计实例

为进一步验证背板的通用性，我们根据实际课题需求，在背板上开发了两个应用设计实例。一个是320MHz32bit高速计数器。我们在以前开发的200MHz高速计数器的基础上，基于多路均匀相差时钟信号在TOA时刻进行逻辑译码获得高速计数效果的原理，通过外部40MHz输入时钟，利用VirtexFPGA内部DDL电路产生4路相差90°的80MHz信号，形成320MHz32bit高速计数器，使得时间测量精度达到3ns左右。该设计可用于高精度TOA、PW、RF等参数的测量。

另一个是基于内容可寻址存储器(CAM)的关联比较器。我们在充分分析Xlinx提供的CAM_Core设计的基础上，自行设计了一种基于CAM的可编程关联比较器。该比较器采用中值比较法，可通过控制线控制比较范围，并设计了一种专门对付捷变参数的多值比较逻辑。我们利用XCV200PQ240实现了上述设计，通过测试母板上的UART从控制台微机上接收模拟辐射源数据。测试结果表明，在辐射源参数空间重叠不太严重的情况下，该设计可同时处理80个以上的装定辐射源参数(128bitPDW可包含捷变参数)，且能达到较好的分选效果，可见它在侦察信号处理领域的应用前景是非常广阔的。