带VCC输入引脚的硅序列码芯片DS2411及其应用

闲状态激活，1-wire总线上的线电压应当从VPUP降至阀值电压VTL以下。而要使系统从激活状态转换到空闲状态，其1-wire总线上的线电压则应从VILMAX 升至阀值电压VTH以上。系统逻辑电平的确定与DS2411的VILMAX电压有关，但该电压并不触发任何事件。 图3给出了启动一次通信所需要的初始化时序。复位脉冲之后的应答脉冲表示DS2411已经准备好接收数据，可以发送正确的ROM码和存储功能命令。在由多种从器件组成的多点网络中，复位脉冲为低的时间tRSTL应足够长，以保证最慢的1-wire从器件能够确认复位脉冲。如果总线主机在下降沿采用slew-rate控制方式，那么它必须将总线电压下拉并持续tRSTL+tF，以对该下降沿进行补偿。如果tRSTL的持续时间为480μs或更长，器件将从高速模式恢复为标准速率。如果DS2411处于高速模式且tRSTL小于80μs，那么器件将继续保持高速模式。 总线主机释放数据线并进入接收模式(RX)后, 1-wire总线将由上拉电阻拉至VPUP，采用DS2480B时电平的上拉是由其有源电路来实现的。当总线电压超过阀值VTH以后，DS2411会在等待tPDH之后，通过将总线拉低tPDL来发出一个应答脉冲。为检测应答脉冲，主机应在tMSP时刻对1-wire总线的逻辑状态进行检测。 tRSTH 的持续时间至少应该是tPDHMAX、 tPDLMAX和tRECMIN之和。一过tRSTH，DS2411马上就做好了接收数据的准备。在多种从器件组成的多点网络中，标准速率下tRSTH的持续时间至少应为480μs，高速模式下，tRSTH的持续时间至少应为48μs才能适应其它1-wire器件 。 与DS2411的数据通信是通过一个个时隙完成的，每个时隙只能传送一位数据。图4所示是其读写时隙图。通过写时隙可把数据从主机传送给从机，通过读时隙可把数据由从器件传送给主机。所有通信均以主机拉低数据线开始。当1-wire数据线上的电压降到阀值VTL以下时，DS2411将启动它内部的定时信号发生器，以决定在写时隙期间何时对数据线进行采样，同时确定读时隙期间数据保持有效所持续的时间。 图4 (3) 主机到从机的数据传输 对于写1时隙来说，当写1为低的时间tW1LMAX结束以后，数据线上的电压必须超过阀值VTHMAX;对于写0时隙来说，当写0为低的时间tW0LMIN结束以前，数据线上的电压则必须保持在阀值VTHMIN以下;为了最大限度地保证通信的可靠性，数据线上的电压在整个tW0L持续时间内不能超过 VILMAX。当数据线上电压超过阀值VTHMAX后，DS2411需要一个恢复时间tREC以便准备下一个时隙。 (4) 从机到主机的数据传输 读数据时隙的起始部分与写1时隙类似。在读信号为低的时间tRL结束以前，数据线上的电压必须保持在 VTLMIN 电压以下。在tRL期间，如果应答信号为0，DS2411便开始将数据线拉低;终止该下拉和使电压再次升高的时间可由内部定时信号发生器来确定。而如果应答信号为1，则DS2411就不再需要将数据线拉低，总线电压会在tRL结束后立即开始上升。 主机在数据线上执行一次读数采样所需的时间(tMSRMAX到tMSRMIN)一方面可由时序中的tRL+(上升时间)决定，另一方面可由DS2411内部的定时信号发生器决定。为了最大限度地保证通信的可靠性，tRL的持续时间在允许的范围内应当尽可能的短一些，同时主机的读取时间也应尽量靠近tMSRMAX但不能迟于tMSRMA。在从数据线上读数之后，主机还应当等到tSLOT结束后才开始下一个动作，以保证DS2411有足够的恢复时间tREC来准备下一个时隙。