集成PGIA、用于工业级信号的低功耗、多通道数据采集系统
使信号建立时间变得更复杂;通道完成切换后,上一次输出与当前输入的差异将会产生反冲瞬变。这种反冲类似于AD7982输入端发生的反冲,因为它进入了采集阶段。更多详细说明,请参见《模拟对话》文章:精密SAR模数转换器的前端放大器和RC滤波器设计。
图4中的电路使用NI Multisim?仿真,如图5所示,其中下列元件值来自相应的器件数据手册:
? RON = 120 ?
? CS = 2 pF
? CD = 10 pF
? RIN||CIN = 1.25 G?||2 pF
AD8251的输入电阻(RIN)足够大(1.25 G?),仿真时可以省略。
图5.ADG1207的Multisim?建立时间模型
仿真结果如图6所示。ADG1207输出建立至10 V的0.001%所需的时间等于tS_ADG1207 = 12 ns。
图6.ADG1207仿真模型的建立时间波形
AD8251和AD8475的建立时间
AD8251数据手册给出了各种增益配置下,各输入电压步长情况下低至0.001%误差的建立时间。给定10 k?负载和1增益设置,则AD8251输出端能够在1 μs内,以20 V阶跃建立至0.001%。1增益设置所需的建立时间最长,因此建立时间分析将使用1 μs。
然而,当AD8251驱动AD8475的其中一个输入时,其输入阻抗为2.92 k?而不是10 k?,因此1 μs这个数字可能并不准确。另外也无法保证AD8251建立至18位分辨率的建立时间,因为建立时间与精度之间的关系是非线性的。因此,估计建立时间最好使用0.001%误差(或16位分辨率)。
AD8475建立至0.001%的建立时间额定值为50 ns(2 V差分输出阶跃)。AD8475输出端上的预计最大电压步长为基准电压(VREF)的两倍,或者大约等于8 V。假定建立时间与输出电压阶跃成正比,则对于8 V阶跃来说,0.001%(16位)建立时间约为200 ns (4 × 50 ns)。
因此,各放大器的建立时间为:
? tS_AD8251 = 1 μs
? tS_AD8475 = 200 ns
RC噪声滤波器建立时间和AD7982
图7显示了AD7982输入等效电路。REXT和CEXT是ADC之前RC宽带噪声滤波器中的元件。RIN和CIN分别是AD7982的输入电阻和电容。CIN主要是内部容性数模转换器(DAC)。CPIN主要是引脚电容,可忽略。这些元件值如下:
? REXT = 10 ?
? CEXT = 1200 pF
? RIN = 400 ?
? CIN = 30 pF
图7.AD7982和RC噪声滤波器建立时间模型
AD7982采用内部容性DAC和电荷再分配算法确定其输出码。转换过程包含两个阶段——采集和转换。在采集阶段,容性DAC连接AD7982的输入端子。在转换阶段,它断开与输入端子的连接,内部逻辑执行电荷再分配算法。转换阶段的最大额定时间为710 ns。
信号必须在采集阶段结束前完成建立,以便进行精确转换。为了最大化信号建立的时间,多路复用器会在AD7982开始转换阶段时立即切换通道。
除了从AD8475输出端的多路复用信号建立外,RC噪声滤波器和AD7982输入还必须建立至采集阶段开始时出现的电压反冲。请参见《模拟对话》文章:精密SAR模数转换器的前端放大器和RC滤波器设计。
图7中电路的建立时间采用NI Multisim?进行仿真,如图8所示。V1表示AD7982各输入端的预期最大电压阶跃(来自AD8475的单端输出)。CNV和S1仿真AD7982从转换阶段(V1改变数值时发生)到采集阶段(转换开始后710 ns)的切换。CNV保持S1开路,直到V1从0 V阶跃至4 V之后的710 ns,表示转换阶段到采集阶段的切换。ADC_IN表示AD7982在CNV上升沿的采样电压。
系统这部分的建立时间等于V1切换到4 V(时间 = 0时)与ADC_IN建立至4 V的0.001%之间的时间。
图8.AD7982和RC噪声滤波器的Multisim?建立时间模型
仿真结果如图9所示。输出建立至4 V的0.001%所需时间为tS_AD7982 = 810 ns。
图9.AD7982和RC噪声滤波器仿真模型的建立时间波形
总系统建立时间
图1中整个电路的总建立时间现在可以通过计算各元件建立时间的rss值得到:
失调和增益误差结果
表4显示图1中电路的各通道在各增益配置下的失调误差测量值(以LSB方式显示)。表4还显示了各增益配置下所有通道的平均失调误差。
测量失调误差时,将所有通道输入接地,在每一种增益配置下收集各通道上的32,768个样本,并求平均值。
表4.所有通道和增益配置下的失调误差测量(误差以LSB显示)
表5显示图1中电路各增益配置下的增益为误差测量值。使用上文中的分析方法可以找出%FS误差,
- 基于DSP的广播级数字音频延时器(06-07)
- 基于AD9268的短波接收全数字传输结构(07-25)
- DSP与数据转换器协同工作所必须考虑的10大因素(01-26)
- 基于ADC0809和51单片机的多路数据采集系统设计方案(10-29)
- 基于TLC320AC01与DSP的接口电路设计(01-15)
- 基于DSP和CPLD技术的多路ADC系统的设计方案(05-19)