微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 嵌入式POS机的基础--ARM体系架构

嵌入式POS机的基础--ARM体系架构

时间:11-09 来源:互联网 点击:
嵌入式领域,ARM(全称Advanced RISC Machines)的名字可谓是无人不知,在32位市场,ARM架构的产品占据高达75%的市场份额,居于垄断地位。该架构的专利持有者就是ARM公司。ARM成立于1990年,它实际上是Arcon、Apple和VLSI三家企业共同合作的产物。当年,Acron公司需要为它们的Archimedus电脑开发一枚处理器,Apple公司同样寻求一款可以代替摩托罗拉68000 CISC处理器的RISC架构产品,而VLSI则打算设计出一枚精简高效的RISC处理器用于集成系统中。颇富戏剧性的是,这三家企业最终都没有实现自己的目的,但ARM架构却在它们未曾想到的嵌入式领域被发扬光大。

ARM体系架构-ARM的发展历程与产品特色

与Intel、AMD等集设计、制造、销售于一体化的半导体企业不同,ARM从未涉及芯片制造和销售业务,公司创立以来一直都是以IP(Intelligence Property,知识产权)提供者的身份向各大半导体制造商出售芯片研发的成果,各大半导体厂商购买IP内核授权之后便可在此基础上进行深化设计,然后制造出产品并将其推向市场。这种策略让ARM实现专业化的同时也造就了一个庞大的ARM王国。ARM架构的CPU核心具有低功耗、低成本、高性能等优点,获得许多半导体企业的大力支持。生产ARM架构嵌入式处理器的大企业超过70家,每一家企业都有自己的一套方案,再加上其他厂商开发的衍生产品,使得ARM架构最终在32位嵌入式市场遍地开花,应用极其广泛。
在ARM的内核大家族中,ARM7、ARM9、ARM10和ARM11的影响力最大,相继被包括Intel、德州仪器(TI)、高通、摩托罗拉、Atmel在内的重量级半导体企业所采用。到目前为止,全球80%的GSM/3G手机、99%的CDMA手机以及绝大多数PDA产品均采用ARM体系的嵌入式处理器。

ARM领先的低能耗特性可以说占了头功。当初刚刚起步的嵌入式应用对运算性能并不苛求,但对芯片的功耗却相当敏感。而相对同时期的其他解决方案, ARM架构的能效比优势非常明显:325MHz频率的ARM1020E处理器虽然绝对性能最低,但在消耗相等电能的前提下,它所拥有的性能远远超越IBM的PowerPC 750、摩托罗拉MPC7455(苹果的G4+处理器)、PowerPC7400(苹果G4处理器)以及NEC的VR5500处理器,能效比极其出众。

再者,ARM架构的应用方案非常灵活,由于ARM公司只是提供了一个高效精简的核心,各半导体厂商可根据自身需求进行应用设计,架构灵活简便、扩展力很强。如厂商可为多媒体信号处理加入相关的指令集,或为Java相关的应用加入高效执行单元,或增加3D图形协处理器等等。高度可扩展性也让ARM出现了许多衍生架构,如流行在PDA领域的Dargonball、StrongARM和XScale架构也都属于ARM体系。得到大量软件支持是ARM具有决定性影响的第三个优势,包括Windows CE、Symbian和Palm OS在内的三种主要常用系统都是基于ARM架构所设计,采用嵌入式Linux操作系统的掌上设备虽然还不是很多见,但它同样是基于ARM。目前,ARM已经牢牢占领手机、PDA以及其他的掌上电子产品市场,这些领域都非常注重软件兼容和设计延续性,ARM继续保持贯有优势没有任何悬念。也许有很多其他的嵌入式处理器拥有更卓越的性能,但这并非厂商要考虑的唯一要素,事实上,精简的硬件核心、超低能耗、设计灵活、软件支持和丰富的开发工具,这些都是ARM架构赖以成功的技术基础。

ARM体系架构-ARM核心设计的演进

纵观ARM的发展历史,技术创新和工艺进步成为两大推动力,这一点在ARM7核心到ARM11核心的发展历程中获得良好体现。ARM7只拥有一个包含“预取(Fetch)、解码(Decode)和执行(Execute)”单元的简单三级流水线结构,在采用0.18微米工艺时核心面积小于0.8平方毫米(不同型号的ARM7,核心面积也各不相同),其时钟频率在50MHz到110MHz之间,每MHz所对应的运算能力为0.9 Dhrystone MIPS(Dhrystone:综合性的基准测试程序,测试处理器的整数性能;MIPS:每秒百万条指令),最多消耗0.4毫瓦电力。后来的ARM9核心将流水线增加到五级,新增了内存访问(Memory)和写入(Write)两个单元—处理器流水线增长有利于提高工作频率,但同时会带来指令执行效能下降的问题。ARM9核心的最高频率提升到220MHz级别,比ARM7系列整整高了一倍之多。同时ARM9的指令性能也高于ARM7,达到每MHz频率1.05到1.1MIPS的水平,这应该归功于AMR9在周边设计方面的多方位改进。高频率加上高指令效能,令ARM9核心获得了非常明显的性能提升,这也是它受到业界广泛追捧的主要原因。但由于晶体管数量有些增加,ARM9内核的芯片面积也小幅提升至1.1平方毫米,功耗范围在每赫兹0.85到1毫瓦之间。

到了ARM10核心,流水线长度进一步增加到六级,它在预取和解码单元之间加入了一个“发送(Issue)”单元,再加上引入0.15微米制造工艺,使得ARM10的最高频率突破400MHz。ARM10采用更先进的V5T指令集(之前所有的ARM7、多数ARM9为V4T版本),并对逻辑架构作了很大程度的优化(如利用一个返回堆栈减少子程序返回时的等待时间),大幅度提高了执行效率,最终它的指令执行效能反而提升到每MHz频率1.24 Dhrystone MIPS。猛增的工作频率加上较高的指令效能,ARM10的整体性能再次获得大幅度提升。不过,ARM10的晶体管数量同时也增加了很多,幸好在0.15微米工艺的帮助下,它的核心面积成功控制在10平方毫米的水平(带64KB缓存),功耗水准保持在每赫兹0.85毫瓦,能效比与前一代的ARM9基本持平,整体表现相当出众,获得广泛应用不成问题。

ARM11核心发布于2002年10月份,为了满足PDA对性能日益苛刻的要求,ARM公司将其流水线长度扩展到8条,分别为预取、解码、发送、转换/MAC1、执行/MAC2、内存访问/MAC3和写入等八个单元,属于ARM V6指令集架构。ARM11采用当时最先进的0.13微米制造工艺,运行频率最高可达500到700MHz。如果采用90纳米工艺,ARM11核心的工作频率将轻松达到1GHz—对于嵌入式处理器来说,这显然是个相当惊人的数字。其次,ARM11的逻辑核心也经过大量的改进,其中最重要的当属“静/动态组合转换的预测功能”。ARM11的执行单元包含一个64位、4种状态的地址转换缓冲,它主要用来存储最近使用过的转换位址。当采用动态转换预测机制而无法在地址缓冲内找到正确的地址时,静态转换预测功能就会立刻接替它的位置。在实际测试中,单纯采用动态预测的准确率为88%,单纯采用静态预测机制的准确率只有77%,而ARM11的静/动态预测组合机制可实现92%的高准确率。针对高速度带来能耗增加的问题,ARM11引入一项名为“IEM(Intelligent Energy Manager)”的智能

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top