LPC1700系列Cortex-M3内部时钟系统

. PLL1工作原理与使用

6.1 PLL1工作原理

PLL1仅接受主振荡器的时钟输入，并且为USB子系统提供一个固定的48MHz时钟。除了从PLL0产生USB时钟外，这是产生USB时钟的另一种选择。

PLL1在复位时禁止和掉电。如果PLL1保持禁止，那么可以由PLL0提供USB时钟。

PLL1仅支持从10MHz到25MHz范围内的输入时钟频率。倍频值M可以是1~32的整数值（对于USB，倍频值不能高于4）。Fcco的操作范围从156MHz到320MHz，输出分频器P可设为2、4、8、16分频来产生输出时钟。

6.2 PLL1的寄存器描述（与PLL0的寄存器基本相同）

7. 时钟分频器

7.1 CPU时钟配置寄存器（CCLKCFG）

LPC1700系列Cortex-M3 CPU的时钟频率最大值为100MHz。可以选用适当的分频器值CCLKSEL来降低CPU的操作频率，以达到暂时节省功耗无需关闭PLL0的目的。

7.2 USB时钟配置寄存器（USBCLKCFG）

注意：该寄存器仅在PLL1禁止时使用。如果PLL1使能，则其输出自动使用PLL1作USB时钟源，且必须配置其为USB子系统提供准确的48MHz时钟。

USBCLKCFG寄存器控制对PLL0输出时钟的分频，然后提供给USB子系统使用。操作示例：USBCLKCFG = (Fcco / Fusbclk - 1)

7.3 IRC调整寄存器（IRCTRIM），该寄存器用于调整片内4MHz振荡器。

7.4 外设时钟选择寄存器（PCLKSEL0，PCLKSEL1），每个外设都有各自独立的分频器，两位，可表示1、1/2、1/4、1/8倍的CCLK