ARM学习笔记（三）时钟分频器设置

cal_cpu_bus_clk();

找到函数：

//************************[ HCLK, PCLK ]***************************
voidChangeClockDivider(inthdivn_val,intpdivn_val)
{
inthdivn=2, pdivn=0;

// hdivn_val (FCLK:HCLK)ratio hdivn
// 11 1:1 (0)
// 12 1:2 (1)
// 13 1:3 (3)
// 14 1:4 (2)
// pdivn_val (HCLK:PCLK)ratio pdivn
// 11 1:1 (0)
// 12 1:2 (1)
switch(hdivn_val)

{
case11: hdivn=0; break;
case12: hdivn=1; break;
case13:
case16: hdivn=3; break;
case14:
case18: hdivn=2; break;

}

switch(pdivn_val)

{
case11: pdivn=0; break;
case12: pdivn=1; break;
}

//Uart_Printf("Clock division change [hdiv:%x, pdiv:%x]\n", hdivn, pdivn);
rCLKdivN= (hdivn<1) | pdivn;

switch(hdivn_val)

{
case 16:// when 1, HCLK=FCLK/8.
rCAMdivN = (rCAMdivN & ~(3<8)) | (1<8);
break;
case 18: // when 1, HCLK=FCLK/6.
rCAMdivN = (rCAMdivN & ~(3<8)) | (1<9);
break;
}
//FCLK=MPLL=400MHz.FCLK:HCLK:PCLK=1:4:8HCLK=100M,PCLK=50M
if(hdivn!=0)
MMU_SetAsyncBusMode();
else
MMU_SetFastBusMode();

//如果hdivn不为0，CPU总线从FastBusMode变为AsyncBusMode
}

EXPORT MMU_SetFastBusMode
MMU_SetFastBusMode
mrc p15,0,r0,c1,c0,0 ;read ctrl register
bic r0,r0,#R1_iA:OR:R1_nF ;bic r0,r0,#0xc0000000
mcr p15,0,r0,c1,c0,0 ;write ctrl register
MOV_PC_LR

EXPORT MMU_SetAsyncBusMode
MMU_SetAsyncBusMode
mrc p15,0,r0,c1,c0,0 ;read ctrl register
orr r0,r0,#R1_nF:OR:R1_iA;orr r0,r0,#0xc0000000 (Asynchronous)
mcr p15,0,r0,c1,c0,0 ;wirte ctrl register
MOV_PC_LR

S3C2440 CPU默认的工作主频为12MHz或16.9344MHz，这里使用最多的是12M。使用PLL电路可以产生更高的主频供CPU及外围器件使用。

S3C2440有两个PLL：MPLL和UPLL，UPLL专用与USB设备。MPLL用于CPU及其他外围器件。

通过MPLL会产生三个部分的时钟频率：FCLK、HCLK、PLCK。FCLK用于CPU核，HCLK用于AHB总线的设备(比如SDRAM)，PCLK用于APB总线的设备(比如UART)。从时钟结构图中可以查看到使用不同时钟频率的硬件。

下面介绍MPLL的启动流程：

1、上电几毫秒后，晶振输出稳定，FCLK=晶振频率，nRESET信号恢复高电平后，CPU开始执行指令。

2、我们可以在程序开头启动MPLL，在设置MPLL的几个寄存器后，需要等待一段时间(Lock Time)，MPLL的输出才稳定。在这段时间(Lock Time)内，FCLK停振，CPU停止工作。Lock Time的长短由寄存器LOCKTIME设定。

3、Lock Time之后，MPLL输出正常，CPU工作在新的FCLK下。

设置S3c2440的时钟频率就是设置MPLL的几个寄存器：

1、LOCKTIME：设为0x00ffffff

前面说过，MPLL启动后需要等待一段时间(Lock Time)，使得其输出稳定。位[23:12]用于UPLL，位[11:0]用于MPLL。使用确省值0x00ffffff即可。

2、CLKdivN：用来设置FCLK:HCLK:PCLK的比例关系，默认为1:1:1

这里值设为0x05，即FCLK:HCLK:PCLK=1:4:8

3、MPLLCON：设为(0x5c< 12)|(0x01< 4)|(0x01)，即0x5c0011

对于MPLLCON寄存器，[19:12]为Mdiv，[9:4]为Pdiv，[1:0]为Sdiv。有如下计算公式：

MPLL(FCLK) = (2*m * Fin)/(p * 2^s)

其中: m = Mdiv + 8, p = Pdiv + 2

Fin 即默认输入的时钟频率12MHz。MPLLCON设为0x5c0011，可以计算出FCLK=400MHz，再由CLKdivN的设置可知：HCLK=100MHz，PCLK=50MHz。

到这里我们应该彻底弄清楚了程序中经常出现的几个CLK：

Fin,MPLL,UPLL,FCLK,HCLK,PCLK.

Fin指CPU外围接的晶振本身的频率，通常为12MHz。

MPLL和UPLL分别指的是用于供整机系统的PLL和专用于USB的UPLL。

FCLK = MPLL = (2*m * Fin)/(p + 2^s);

HCLK,PCLK受CLKdivN寄存器的影响，即当FCLK确定后，CLKdivN决定了HCLK和PCLK

下一语句：cal_cpu_bus_clk();
staticvoidcal_cpu_bus_clk(void)
{
U32val;
U8m, p, s;

val =rMPLLCON;
m = (val>>12)&0xff;
p = (val>>4)&0x3f;
s = val&3;

FCLK= ((m+8)*(FIN/100)*2)/((p+2)*(1
val =rCLKdivN;
m = (val>>1)&3;
p = val&1;
val =rCAMdivN;
s = val>>8;

switch(m) {
case0:
HCLK=FCLK;
break;
case1:
HCLK = FCLK>>1;
break;
case2:
if(s&2)
HCLK=FCLK>>3;
else
HCLK=FCLK>>2;
break;
case3:
if(s&1)
HCLK=FCLK/6;
else
HCLK=FCLK/3;
break;
}

if(p)
PCLK=HCLK>>1;
else
PCLK=HCLK;

if(s&0x10)
cpu_freq =HCLK;
else
cpu_freq =FCLK;

val =rUPLLCON;
m = (val>>12)&0xff;
p = (val>>4)&0x3f;
s = val&3;
UPLL= ((m+8)*FIN)/((p+2)*(1UCLK= (rCLKdivN&8)?(UPLL>>1):UPLL;
}