ARM异常返回PC地址分析

不是指向“正在执行”的指令或正在“译码”的指令。一般来说，

人们习惯性约定将“正在执行的指令作为参考点”，称之为当

前第一条指令，因此PC 总是指向第三条指令。当ARM 状

态时，每条指令为4 字节长，所以PC 始终指向该指令地址

加8 字节的地址，即：PC 值=当前程序执行位置+8；

而ADS 中的pc，是为了调试看着方便而修改过的，它指向

的是正在执行的指令，即“真正pc-8”！！！！！

这部分内容可以参看ARM 体系结构与编程清华大学出版社 杜春雷第九章异常中断处理

1.SWI和和未定义指令异常中断的返回:

指令地址

A PC-8 当前指令为SWI 或未定义指令此时发生中断.PC 的值还没有更新.

A+4 PC-4 中断时处理器将PC-4 保存到LR ;lr！

A+8 PC

返回时,从发生中断的指令A(PC-8)的下一条指令A+4(PC-4)处开始执行,所以直接

把LR 的值赋给PC 就行了,具体指令为MOV PC,LR (PC=A+4=LR)

白话解释：对于SWI 和未定义指令异常：

? 发生异常时pc 没有更新，根据ARM 的三级流水线原理，pc 没有更新，仍然等于(A+8)；

? lr = pc –4(这时处理器决定的，无法更改！)即A+4

? 由于这类异常返回后应执行下一条指令(A+4)，所以返回时，pc = lr 即可

2.IRQ 和FIQ 异常中断处理的返回:

指令地址 对应于PC

A PC-8 执行此指令完成后(!)查询IRQ 及FIQ,如果有中断请求则产生中断.

A+4 PC-4

A+8 PC ;lr！

(此时PC 的值已经更新,指向A+12.将当前PC-4(即A+8)

保存到LR.返回时,要接着执行A+4(LR-4)处的指令,所以返回指令为

SUBS PC, LR,#4(PC=A+4=LR-4)

----------------------- Page 2-----------------------

白话解释：对于普中断和快中断异常：

? 中断必须在一条指令执行完以后被检测到，如正在执行指令甲时发生了中断，不等指令甲执行完是不

会处理该中断的，发生异常时pc 已经更新(A+12)；

? lr = pc –4(这时处理器决定的，无法更改！)即A+8

? 返回后，应执行被中断而没有执行的指令(上面的A+4)，所以返回时，pc = lr-4

3,指令预取中止异常中断处理的返回:

指令地址

A PC-8 执行本指令时发生中断,

A+4 PC-4 处理器将A+4(PC-4)保存到LR. ;lr！

A+8 PC

返回时,发生指令预取中止的指令A(PC-8)处重新执行,所以返回指令为

SUBS PC, LR,#4(PC=A=LR-4)

白话解释：对于预取指令中止异常：

? 发生预取指令异常时，是在执行时发生的异常，pc 未更新，即pc = A+8

? lr = pc –4(这时处理器决定的，无法更改！)即A+4

? 由于这类异常返回后应重新执行异常的那个指令(A)，所以返回时，pc = lr-4

4,数据访问中止异常中断处理的返回:

指令地址

A PC-8 本指令访问有问题的数据,产生中断时,PC 的值已经更新

A+4 PC-4 中断发生时PC=A+12,处理器将A+8(PC-4)保存到LR.

A+8 PC ;lr！

返回时,要返回到A 处继续执行,所以指令为SUBS PC, LR,#8.(PC=A=LR-8)

白话解释：对于数据访问中止异常：

? 发生数据访问中止异常时，是在执行时访问数据错误导致的异常，pc 已经更新，即pc = A+12

? lr = pc –4(这时处理器决定的，无法更改！)即A+8

? 由于这类异常返回后应重新执行异常的那个指令(A)，所以返回时，pc = lr-8

小节：

? 引起PC 更新的原因一种是数据中止,还有就是中断了.

? 中断必须是在一条指令执行完毕后才能被检测到，所以它中断的只是还未执行的那条指令(pc - 8)，

所以pc = lr –4；

? 与中断相同,SWI 和未定义指令异常也是返回到下一条指令(pc - 4),只是他们在执行时,PC 的值并没

有更新，所以pc = lr；

? 预取指令中止异常，也没有发生pc 更新，但它还得重新执行发生异常的那条指令，所以pc = lr –4；

? 数据访问中止异常，发生了pc 更新，并且它也需要重新执行发生异常的那条指令，所以pc = lr –8；