微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > s3c2440存储控制器和地址以及启动的理解

s3c2440存储控制器和地址以及启动的理解

时间:11-23 来源:互联网 点击:

储控制器的特性如下:

1. 大小端设置;
2. 地址空间:每个bank为128MB (总共1GB);
3. 除了bank0其余所有banks的数据位宽是可编程的(8/16/32-bit);(bank0是16/32位)
4. 总共8个memory banks,其中6个bank是接ROM,SRAM等,其余2个bank是接ROM,SRAM,SDRAM等;
5. 7个memory bank的起始地址是固定的;(发现size也是固定的,128MB)
6. 1个memory bank的起始地址和大小是可灵活可变的;
7. 所有banks的访问周期数是可编程的;
8. 支持片外等待信号以扩充总线周期;
9. SDRAM在Power down模式下支持自动刷新.

2010.5.2补充:这里看到有8个BANK,然后他们地址怎么就可以确定呢?理解:外面一共就使用了27根地址线,还有5根地址线没有被使用,5根地址线就有16个选择了,初步估计其中的3根又被用来选择这8个bank了,所以才有那样的地址~~至于那个可变地址,暂时还想不出什么解释,好像是叫部分译码~呵呵。。OK

7.Nand Flash控制器

1. 自动启动: 系统复位后,boot code搬运到4KB Steppingstone,然后在其内部执行;
2. Nand Flash存储接口: 支持256Words,512Bytes,1KWords和2KBytes Page;
3. 软件模式: 用户能直接访问nand flash;
4. 接口: 支持8/16-bit Nand flash存储接口;
5. 支持大小端模式;
6. 硬件ECC发生器:检测和指示(软件纠正)(此处不怎么理解);
7. Steppingstone: 4KB SRAM Buffer,在nand flash启动过后可以用作它处.

当系统处在复位状态时,Nand flash控制器从管脚NCON,GPG13,GPG14,GPG15得到nand flash的一些信息(如page size,bus width等,见下图).在上电或系统复位之后,则nand flash控制器将自动加载4KB boot loader代码,之后就是在steppingstone里执行.
注意:在自动启动这个过程中,ECC模块是不发挥作用的,所以前4KB nand flash应当不含bit error.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top