L2的设置：初始值为00H
//设置BCSCTL2,选定MCLK和SMCLK的时钟源XT2,并可以设置其分频因子
//注意：ACLK只能来源于LFXT1,可以在BCSCTL1里设置ACLK的分频，就是说ACLK最大只能为32768Hz(XIN 与 XOUT间接32.768KHz晶振)
//DCOR一般设置为默认值
//设置SMCLK的分频因子,divS0~divS1:divS=0,1,2,3,对应SMCLK的分频因子为1,2,4,8
//BCSCTL2 = divS_0;
//BCSCTL2 = divS_1;
//BCSCTL2 = divS_2;
//BCSCTL2 = divS_3;
//设置MCLK的分频因子,divM0~divM1:divM=0,1,2,3,对应MCLK的分频因子为1,2,4,8
//BCSCTL2 = divM_0;
//BCSCTL2 = divM_1;
//BCSCTL2 = divM_2;
//BCSCTL2 = divM_3;
//BCSCTL2:设置三个时钟源分别选择什么振荡器
//SELM0~SELM1:选择MCLK的时钟源,0,1:DCOCLK,2:XT2CLK,3:LFXT1CLK
//选择 MCLK 时钟源为XT2,
//BCSCTL2 = SELM_2 ;
//SELS:选择SMCLK的时钟源,0:DCOCLK,1:XT2CLK/LFXTCLK
//选择 SMCLK 时钟源为XT2
//BCSCTL2 = SELS ;
//选择MCLK 与 SMCLK为XT2
BCSCTL2 = SELM_2 + SELS;
//(4)IE1,Interrupt Enable Register 1
// 7 6 5 4 3 2 1 0
// OFIE
// 7~2 and 0 : These bits may be used by other modules
// OFIE:Oscillator fault interrupt enable. 0---Interrupt not enabled
// 1---Interrupt enabled
//(5)IEG1,Interrupt Flag Register 1
// 7 6 5 4 3 2 1 0
// OFIFG
// 7~2 and 0 : These bits may be used by other modules
// OFIE:Oscillator fault interrupt flag. 0 No interrupt pending
// 1 Interrupt pending
//
在PUC信号后，默认情况下由DCOCLK作MCLK与SMCLK的时钟信号，由于DCOCTL初始值为60H，根据需要可将MCLK的时钟源另外设置为LFXT1或者XT2，设置顺序如下：
//(1)清OSCOFF/XT2
//(2)清OFIFG
//(3)延时等待至少50us
//(4)再次检查OFIFG，如果仍置位，则重复(1)~(4)步，直到OFIFG=0为止
//(5)设置BCSCTL2的相应SELM
