一种智能ARI NC429总线接口板的硬件设计与实现

(1)F206向Pc机发送中断的逻辑模块。图2中，中断拨码器的输出XIRQ的8个引脚分别与ISA总线的3，4，5，7，10，11，12，15这8个中断引脚相连，通过拨码，可以选择这8个中的—个。当F206要向PC机发送中断时，通过A1一A5将中断入口地址写到中断寄存器中，并通过CPLD的译码逻辑模块产生一个向Pc机的中断请求INTPC，INTPC经过中断寄存器产生INTRPC信号并通过拨码器SW产生—个中断信号XMQX(3,4，5,7,10,11,12,15中的—个)，发往PC机。PC机接到F206发来的中断后，产生一个中断应答信号CLRINTPC。这个信号使中断寄存器复位，其作用相当于清中断，以便继续接收心06发来的中断。

(2)PC机向F206发送中断的逻辑模块。同样，当PC机要向F206发送中断时，它也要通过地址信号线XAl，XA9一XAl3将中断地址写到中断寄存器中，并产生中断请求信号INTDP。F206接到此中断请求信号后，产生中断应答信号CLRINTDP，使中断寄存器复位，清中断信号(如图3所示)。

(3)中断扩充逻辑模块。由于F206的IO引脚数量及其有限，要在F206上实现所有的10中断是不可能的，所以我们利用CPLD，通过F206的8个数据线D0-D7对10中断进行了扩充。逻辑图如图4所示。

当HS3282产生中断时，心06通过这8个数据线读取中断信号(／DRII一／DR42，分别对应4块HS3282的／DRI、／DR2)并传输至F206。进行相应的中断控制；同时这8个数据线还作为F206向HS3282发出控制信号／MRI一舳4(主复位信号)和ENTXl一ENTX4(允许发送信号)的传输线，将控制信号传输给HS3282，如图4(a)，显然，D0一D7是双向传输的。所以在设计时，采用三态缓冲器74240和八D触发器74273来实现它们的双向传输，如图4(b)。

3.2 HS3282时钟模块

根据板卡要求，HS3282的发射时钟有两个可选频率480 k和1M。我们利用一个48M的外部晶振来驱动，使得它通过CPLD进行100分频和48分频分别得到这两个频率。其中100分频通过两个10分频逻辑实现，48分频先后通过8分频和6分频逻辑来实现。

3.3其它逻辑模块

除上述几个模块外，CPLD中还集成了板卡地址选择模块、HS3282读写信号的产生模块、提高板卡可靠性的复位模块等等。由于这些模块实现简单，在此就不再一一详述了。

4 F206与HS3282的接口电路

F206与HS3282的接口电路如图5所示。

(1)／MR信号。主复位，低脉冲有效，通常只用于加电和系统重启。
(2)ENTX信号。发送使能标志，用于从先进先出存储器开始数据传输。
(3)TX／R信号。发送器输出标志，表明存储器空。
(4)／DR11和／DR12／信号。终端请求，通过数据线DO和D1将终端信号传输给F206。
(5)／RD信号。F206向HS3282发出的读取信号，用于读取HS3282缓存中的数据。
(6)/WR信号。F206向HS3282发出的写信号，用于向HS3282缓存中写数据。这只是17206与一片HS3282的接口电路，F206与其他3片HS3282的接口电路与之类似。

5 F206与双口RAM的接口电路

当接口板实现数据的发送功能时，数据首先从ISA总线读入，并存储在双口RAMIDTT025中，当适合发送数据时，F206发出读取信号，将存储在IDT7025中的数据通过DO～D15数据总线传输给HS3282，通过HS3282控制向429总线发送数据；同样，在接收数据时，HS3282接收的数据在砣06的控制下，通过数据总线DO，D15传输到IDT7025中，最后Pc机通过ISA总线接收数据，从而完成数据的收发功能。图6中，READY为高，表明对双口RAM的访问可以结束，否则将延续此次访问。

6 F206的时钟电路

DSP时钟可由外部提供，也可由板上的振荡器提供。但一般DSP系统中，经常使用外部时钟输入，因为使用外部时钟时，时钟的精度高、稳定性好、使用方便，从而可以保证DSP能够可靠、稳定的工作。而且，使用外时钟时，可以通过改变divI、div2引脚上的电平，设置时钟方式为×1、×2或×4。这样，只需用一个时钟。就可以提供DSP的多个工作时钟，增加了系统的灵活性。这里我们选用20M的晶振，并用选择开关来成比例的设置DSP的工作时钟。接口电路如图7所示。

7 仿真接口电路

DSP和CPLD都是通过仿真接口JTAG进行在线编程的。JTAG(Joint Test Action Group)是检测PCB和IC芯片的一个标准，通过这个标准，可对具有JTAG接口芯片的硬件电路进行边界扫描和故障检测。YrAG接口的设计比较简单，只要根据芯片所提供的接口类型按照相应的接口标准即可。

8 结束语

通过整个设计方案可以看出．用DSP+CPLD模式实现429总线和ISA总线之间的数据通讯，省去了EPROM、RAM、地址数据锁存器等外围电路，使得原理图的设计简单、清晰。合理地使用CPLD。又增强了板卡的集成度和开发的便利性。通过开发