MSP430F5418学习笔记----UCS时钟模块配置

时间：11-28 来源：互联网点击：

equency
// | |
// | |
在初始化是加入以下程序段：
P1DIR = BIT6 + BIT0; //
P1SEL = BIT6 + BIT0; // 配置管脚为时钟 SMCLK, ACLK输出
P2DIR = BIT0; //
P2SEL = BIT0; // 配置管脚为时钟 MCLK输出

P5SEL |= 0x0C; // 配置管脚为晶振XT2输入
P7SEL |= 0x03; // 配置管脚为晶振XT1输入

UCSCTL6 &= ~(XT1OFF + XT2OFF); // 打开XT1，XT2振荡器
UCSCTL6 |= XCAP_3; // 为XT1加载内部电容

// 循环直到XT1,XT2 和 DCO 稳定起振
do
{
UCSCTL7 &= ~(XT2OFFG + XT1LFOFFG + XT1HFOFFG + DCOFFG);
// 清除振荡器XT2,XT1,DCO失效标志
SFRIFG1 &= ~OFIFG; // 清除振荡器失效标志
}while (SFRIFG1&OFIFG); // 判断所有晶振是否起振

UCSCTL6 &= ~XT2DRIVE0; // 根据晶振频率减小XT2驱动电流以降低功耗
UCSCTL4 |= SELA__XT1CLK + SELS__XT2CLK;

// 选择SMCLK时钟源为XT2, ACLK时钟源为XT1，MCLK默认为DCO/2

上一篇：MSP430F5529 番外(一)常用内置函数和一些说明
下一篇：比较ARM，AVR，MSP430，Coldfire，DSP，FPGA

MSP430F541UCS时钟模块配相关文章：

栏目分类